Ryan Sanghyun Lee, Samsung Electronics Vice President OEM Marketing-Team, sagte: „Durch intensive Zusammenarbeit mit Synopsys, unsere Zertifizierung und Referenzfluss auf 7LPP Prozess wird den niedrigsten Stromverbrauch, um die beste Leistung in der Gestaltung unserer gemeinsamen Kunden erreichen Und der optimale Bereich: Mit der Synopsys Design Platform, die sich in der Fusion-Technologie bewährt und integriert hat, können unsere Gießereikunden den fortschrittlichsten EUV-Prozess von Synopsys zur Massenproduktion ihrer Designs nutzen.
Synopsys Michael Jackson der Division Vice President Marketing und Business Development von Technik und Design, sagte: ‚Wir arbeiten mit Samsung-Tools und Referenzströme Zusammenarbeit auf Brennpunkte ermöglicht es Designern, Samsungs neue EUV 7LPP Prozess zu verwenden, um die beste Qualität auf höchstem Vertrauen Ergebnisse zu erhalten Mit der Synopsys Design Platform mit integrierter Fusion-Technologie kann der skalierbare 7LPP-Referenzfluss die gewünschten Design- und Zeitziele mühelos erreichen.
Basierend auf 64-Bit-Prozessor ARMv8 Arm Cortex-A53-Architektur für die Qualität der Ergebnisse (QoR) Zertifizierungsprozess-Optimierung und Schlüsselinstrumente verwendet und verfügt über Synopsys Design Platform 7LPP Referenzfluss umfassen:
IC-Compiler II Platzierung und Routing: einzelne EUV-basierte Belichtungs Verdrahtung 7LPP mit optimierten Design-Rule-Unterstützung und Zug perforiert maximale Verdrahtungs Gestaltung und Nutzung zu gewährleisten, während der Spannungsabfall zu minimieren.
Integrated Design Compiler Graphical RTL: Layout und Relevanz der Ergebnisse, Verringerung von Staus, die Optimierung der Design-Regeln 7LPP Unterstützung und körperliche Führung IC Compiler II bereitzustellen.
IC-Validator physikalische signoff: High Performance DRC signoff, LVS bewusst Kurzschlussfinder, signoff gefüllt und einzigartige Pattern-Matching-Technik Explorer Schmutzige Datenanalyse und Design mit der Demokratischen Republik Kongo bei der Validierung und automatischer Reparatur von IC Compiler II Den Zeitpunkt der Metallfüllung genau erfassen.
Primetime Timing signoff: in der Nähe von ultra-niedriger Schwellenspannung Variation Modellierung, über die Modellierung und wahrgenommen Änderungen in Layout-Regeln des Änderungsauftrages (ECO) Führung.
StarRCTM parasitäre Extraktion: EUV basiert auf Routing-Unterstützung für Einzelexpositionsmodi sowie auf neuen Extraktionstechniken, z.
RedHawk ™ Analyse Fusion: ANSYS® RedHawk ™ EM in der IC-Compiler II / IR-Analyse und Optimierung angetrieben, auch über das Einsetzen und Gitterwachstum.
DFTMAXTM- und TetraMAX® II-Test: Basierend auf FinFET, Zellsensor- und Timing-Margin-basierten Konvertierungstests für höhere Testqualität.
Formality® Form Validation: Basierend auf UPF, Äquivalenzprüfung mit Zustandsübergangsprüfung.
Der skalierbare und referenzierte Prozess, der mit Synopsys Lynx Design System kompatibel und zertifiziert ist, ist jetzt über das SAFETM-Programm verfügbar.Das Lynx Design System ist eine Vollchip-Designumgebung mit innovativen Automatisierungs- und Berichtsfunktionen, die Designern bei der Implementierung und Überwachung helfen Design: Es umfasst einen RTL-zu-GDSII-Produktionsprozess, der viele wichtige Implementierungs- und Verifikationsaufgaben vereinfacht und automatisiert, sodass sich Ingenieure auf das Erreichen von Leistungs- und Designzielen konzentrieren können SAFETM-Pläne werden von Samsung zertifiziert und ausführlich getestet Process Design Kit (PDK) und Referenzfluss (und Designmethodik).