ٹیپ مقاصد کے لئے ہارڈ ویئر ڈیزائن غنڈہ گردی نہیں ہے؟
کلیدی ڈیک ہم چار پر moonlighting ٹیورنگ ایوارڈ سرداروں --David پیٹرسن کی آمد میں بھی دیکھ، اور وہ ڈبل پنیر (پن ین: ruo4) لی (پن ین: zhuo2)، لازوال موضوع کے بارے میں بات کی تھی ( پہلے سلکان ایک سال اس بات :! RISC-V DSA کمپیوٹر آرکیٹیکچر اور ماسٹر پیٹرسن اور Hennessy کی لیکچر ریکارڈ) کے موضوع ہے کہا جائے ہے
تاہم، ایک ذمہ دار بڑے بھائی کے طور پر، پیٹرسن ISSCC بات کے مقابلے میں کیا گیا تھا (ویڈیو URL: https://youtu.be/NZS2TtWcutc، اوہ میں نے دیوار کے اوپر یاد کرو) زیادہ ادائیگی کرنے کے لئے اس طرح کے طور پر نقطہ نظر کی سیکورٹی کے نقطہ نظر سے کالی چھایا سب بعد کے واقعات نئے مواد کی ایک بہت، . مظاہر فن تعمیر پر، تاہم، ژاؤ بیان ایک اور دو اضافی خاص بات سوچتے ہیں:
(1) مور کے حقیقی فتح آج، ایکیکرت سرکٹ مینوفیکچرنگ اخراجات اور اندراج کرنے کم رکاوٹوں کو تیزی سنترپت کہ چپ ڈیزائن تقریبا غائب ہو گیا تاکہ اب، یونٹ قیمت کے 1X1 ملی میٹر 65nm کے ڈیزائن $ 5K پر گرا دیا ہے، یہاں تک کہ اگر نہیں 28nm کے کرنے 20000 چھری. فگر esilicon 2016 TSMC کی دہائی میں ہر نوڈ پر نیان پیشکش ہے (2mm ایکس 2mm، 28nm کے 1.6mm ایکس 1.6mm، یورو کے یونٹس، گوگل کیا جائے گا)
یہ کام شمالی امریکہ کے لئے آیا ہے، سلکان گز زراعت ماہ کی تنخواہ (ٹیکس اوہ بعد) RISCV اور ٹیپ مہنگی؟ قسم کی معمولی ہدایات NVDLA ساتھ ایک دہائی سٹریم کرنے کے قابل ہو جائے گا ~
(وہاں 1x1 سٹریمنگ کے لئے پراکسی کہاں ہے؟ شمالی امریکہ میں MOSIS اور فنانس موجود ہیں، اور Tianchao میں 'مور سٹار' یونیورسٹی پروگرام ہے، لہذا کالجوں اور یونیورسٹیوں کے لئے کوئی مشکل خریداری خرید منصوبہ نہیں ہے.)
حقیقت یہ ہے کہ یہ اعلی اور اعلی ٹیپ لیتا مینوفیکچرنگ کی مینوفیکچرنگ لاگت کی مستحکم ترقی کے مقابلے میں ہے، EDA سافٹ ویئر / ڈیزائن کی توثیق / پیچھے کے آخر میں نفاذ لاگت انڈیکس میں اضافہ ہوا ہے. صنعت سے یہ اخراجات NRE (غیر اکثر انجینئرنگ کہا جاتا ، ایک بار منصوبے کی لاگت).
اس کے علاوہ، چیف آرکٹیکٹ SiFive پروفیسر UCB، چیئرمین RISCV فاؤنڈیشن Krste Asanovic سوچنا، مور کلیہ، ٹرانجسٹر کمی کے مقابلے میں فی یونٹ مینوفیکچرنگ لاگت، NRE گرنے بلکہ ایک ٹرانجسٹر ان پٹ حاصل کرنے کے لئے میں ترمیم کی جانی چاہئے. (ڈیک 2018، سیشن 59)
(2) کے ساتھ مور کے قانون کے جوہر کو روکنے کے لئے (آپ ایپل ہواوے، 10nm یا جب تک اس سے کم بنیادی طور پر عبادت کر سکتے ہیں. حقیقت، حقیقت میں، بہت سے یونیورسٹیوں اس نوڈ 40/65 پر بند کر دیا ہے کر رہا ہے)، اس کے علاوہ تاریک سلکان کے اوپری کی حد کی طاقت، ڈومین کے مخصوص (ڈومین مخصوص، ڈی ایس) کے ڈیزائن کو پہلے ہی ناقابل واپسی لہر ہے. سب کے بعد، خاص ڈیزائین آسانی شدت کے 2-3 کے احکامات کی کارکردگی کو بہتر بنانے کے کر سکتے ہیں.
صرف محدود DS فن تعمیرات، کے سربراہان بھی پھٹ DS زبان، باہمی تعاون کے ڈیزائن (ہارڈویئر / Sofware codesign کرسکتے) میں DSA اور ڈی ایس ایل میں ایک تیزی سے آگے بڑھانے کے سافٹ ویئر اور ہارڈ ویئر کی طرف سے پر زور دیا نہیں ڈیک کی تقریر میں، ڈومین مخصوص کیا ہے، اور جلد ہی آئی ٹی کا نیا دور -
CS (سافٹ ویئر) اور ای ای (ہارڈویئر) ایک ہیں.
ایسا لگتا ہے کہ اس موسم بہار اور موسم خزاں کے خواب ابھی تک بہت دور ہے، لیکن اس صدی میں 10 سال بہت زیادہ نہیں ہو گی.
ان دو رجحانات کے تحت، جو کوئی کم این ایی اخراجات کے ساتھ متحرک ترقیاتی طریقہ کار رکھتا ہے، مور کے دور دور کے بعد میں نیا اضافی بن جائے گا.
عوام کی حکومت، زیادہ توجہ دینا
فوری ضرورت کے ابتدائی احساس یہ ہو سکتا ہے امریکی وزیر دفاع ایڈوانسڈ ریسرچ پروجیکٹس ایجنسی (ڈیفینس ایڈوانسڈ ریسرچ پروجیکٹس ایجنسی، DARPA امریکی سامراج محکمہ دفاع کا حصہ ہے). 2015 کی طرف سے، انٹیگریٹڈ سرکٹس کے سرکٹ فرتیلی ترقی کے منصوبے کے لئے ایک طریقہ کار کے قیام پر ڈارپا تیز مدت (کرافٹ) میں وصولی. ان میں، خصوصی زور اعتراض پر مبنی ڈیزائن کے طریقہ کار، C + + سی سے ہارڈویئر ڈیزائن انجینئرنگ سافٹ ویئر کے دور سے گزر رہی کوئی احساس نہیں ہے ہے؟
روایتی ASIC دور میں، روایتی پر algorithmic تفصیل سے، ہارڈویئر کی تفصیل، RTL (ہر مرحلے پر آراء تصدیق کی جائے ضروری ہے) روایتی عمل ترتیب خیال ٹوٹ جائے گا netlist کرنے، سے، اعتراض پر مبنی فیڈ فارورڈ طریقہ کار بن گیا ترتیب میں ڈیزائن صرف چند دنوں، یا اس سے بھی گھنٹوں لے سکتا ہے.
کرافٹ پراجیکٹ کے سب سے زیادہ نمائندے مصنوعات میں سے ایک CHISEL (اور CHISEL2 / FIRRTL)، RISC-V دور میں ایک نیا ستارہ ہے.
نفاذ سے چھینی تصور بالکل فرتیلی ترقی کی اصل نیت کی عکاسی کرتا ہے. قابل ذکر ہے چھینی، فطرت سے اور HLS، کنکریٹ اور ٹھوس چھینی سے فرتیلی ہارڈویئر کی ترقی کی لہر کی قیادت الگ ہے.
یونیورسٹیوں کے علاوہ، مختلف سوچ بڑی کمپنیوں کے تحت بھی فعال اپ جیسے ڈیک 2018 کے NVDIA چھوٹے پیمانے پر سرایت AI چپ، پورے چپ کے اعتراض پر مبنی ڈیزائن نفاذ اور تصدیق کے HLS ڈیزائن کے عمل کا استعمال کرتا ہے جس کی ایک نئی نسل کو پیش کرافٹ کے منصوبوں،، کی پیروی کر رہے ہیں سسٹم سی اور چیسیل کا مجموعہ گزشتہ تین سالوں کے روایتی ڈھانچے کی ترقی سائیکل کو تین ماہ تک کم کرتا ہے.
2017، ascendant میں کرافٹ کے منصوبوں، DARPA کے علاوہ گز بنایا الیکٹرانکس بحالی کا منصوبہ (الیکٹرانک پنروتتھان انیشی ایٹو، ERI)، مور کے قانون پر مرکوز ہے، اس کی منصوبہ بندی کے تیسرے صفحے تین سمتوں میں تجویز ہے ڈیزائن / فن تعمیر میں ارب سطح / مال ایمیزون / جانگدونگ / مطلوبہ طرح ایک ہی چپ ڈیزائن کے تجربے کے لئے ایک خریداری کی ٹوکری، ایک بنائیں (ایک) چپ گھر بھیجا جائے گا بھرنے کے لئے: ڈیزائن سمت میں ڈالر کی پورٹ فولیو، DARPA مجوزہ ERI حتمی مقصد.
، ڈیزائن حصہ ERI زیادہ زور پر کرافٹ کی بنیاد پر کوئی انسانی میں-لوپ اور آزاد مصدر نظام. طریقے سرکٹ پیدا کرنے، خاص طور پر اپنی مرضی کے circuitry (ینالاگ اور مخلوط سگنل، وغیرہ) میں، اس کے بجائے روایتی محنت کی بازوضاحتی قسم ترقی کے ماڈل، ڈیٹا پر مبنی اور ذہین مربوط ماڈل کی ترقی کی طرف متوجہ ہوا:
اس عمل میں، اوپن سورس ڈیزائن اوپن سورس کے صرف ایک کافی تعداد، آج میدان میں انٹرنیٹ کی بڑی تعداد میں مزدور کی زیادہ سے زیادہ کارکردگی کو فروغ دینے کے لئے ترتیب میں، چپ میدان جنگ میں ایک جگہ پر قبضہ کرنے کے قابل ہو جائے کرنے کے لئے کی وجہ سے، سب سے اہم حصہ میں سے ایک ہے، کہا سلکان اوپن سورس ERI منصوبے کے آخر میں چپ ڈیزائن DARPA پروگرام میں ایک نئے رجحان بن، کل IP اوپن سورس ورژن پر پایا جا سکتا ہے لگتا ہے کہ:
اس نقطہ نظر سے، اس میدان میں دوسرے لوگوں کی تحقیق کے اداروں کی ترتیب بالکل اعلی درجے کی، بلکہ ایک مکمل بڑا شطرنج کے تحت ہے. اور ہم، بلبلا اندھے ارد گرد مصنوعی ذہانت میں اب بھی ہے.
ینالاگ / آریف / مخلوط سگنل ایک بہت نہیں کر سکتے ہیں
روایتی طور پر، اوپن سورس کے ہمارے علم، فرتیلی اور ڈیجیٹل سرکٹ ڈیزائن نقلی طریقوں (روایتی اپنی مرضی سرکٹ) سرکٹ میں جاننے کے لئے اور کوئی عظیم تبدیلی کے لئے تیار کیا گیا ہے. تاہم، یہ نقطہ نظر ایک مشکل ماحول ہے لگتا ہے.
ڈیزائن چھینی میں یو سی برکلے BWRC ٹیم، بلکہ ایک فرضی چھینی کا ورژن تیار کیا گیا ہے - بھی CICC پر 2018 میں جاری کیا CHISEL2 BAG2 میں شائع Berkely ینالاگ جنریٹر (بیگ)، BAG2 ان کی تحقیق کو شائع. نتائج - کراس عمل کے عمل PDK پر منحصر ایک ینالاگ سرکٹ اظہار بازوضاحتی ہے جس میں مختلف ماڈیولز کی تہوں (انٹرمیڈیٹ نمائندگی، IR، اس لفظ کو اب ینالاگ سرکٹ ڈیزائن میں استعمال ہونے والے ایک مرتب کی زبان ہے) پیدا کرنے کے بعد خود کار طریقے سے، دنیا میں netlist پیدا کی اور ترتیب، صرف DRC / LVS غلطی سے پاک، اور نہ ہی ناقص کارکردگی کے ساتھ. BAG2 جب تک، آپ کو ایک GDS ڈیزائن کر سکتے ہیں آپ ازگر کے طور پر. تفصیلات کے ڈیک 2018 سیشن 41.2 سے رجوع کریں، اور سی سی سی 2018 15.2.
اس ڈیک پر، ینالاگ / آریف سرکٹس، ابیبھوت، اور پرتگال سے AIDAsoftware (مکاو یونیورسٹی کے تعاون سے) سمیت سافٹ ویئر کمپنیوں، کے لئے اسی طرح جنریٹرز ہیں.
بس، غیر ہنر مند مزدور، رات کے ذریعے بھی زیادہ علاقے ہیں لگتا ہے میں حکم Hangchihangchi ایک مصروف کارکردگی کے کونے پاس نہیں کے لئے، مستقبل کی ایک دن میں، آسمانی چپ ڈیزائن کمپنی اب بھی زوروں اوور ٹائم میں، پیسیفک ترتیب پار کرتے ہوئے، یہ سرور، لوپ میں کوئی انسانی میں اصلاح کے لئے مفت ہے.
شاید EDA ڈیزائن کی مسلسل جنریٹر کے سال کے لئے ماضی میں تجویز کیا گیا ہے، اس کے بعد اب مزید نظر انداز کر دیا جائے. تاہم، خصوصی Daxing روڈ کے میدان میں آج مور کے قانون کے اختتام پر، آج مارکیٹ میں اوپر تقسیم کیا جا کرنے کے لئے جاری کرنے کی تجویز دی نظر انداز کر دیا تو آج، رسمی آگائل ڈیزائن SoC اصلی بہار.