Дизайн оборудования, который не предназначен для съемок, является изгоем?
В этом ключевом документе ЦАП мы также увидели появление четырех премий Тьюринга Дэвида Паттерсона, а также написал (Pinyin: ruo4) 叕 (Pinyin: zhuo2), чтобы поговорить об этой неизменной теме ( Год назад Silicon сказал, что это была тема разговора: RISC-V и DSA! Компьютерная архитектура Гуру Паттерсон и речевая запись Хеннесси)
Однако, как ответственная амнистия, Паттерсон все еще намного более новый, чем доклад ISSCC (видео URL: https://youtu.be/NZS2TtWcutc, не забудьте о стене), например, с точки зрения безопасности после инцидента Spectre. Отражение архитектуры. Тем не менее, Xiaobian чувствует, что другие две точки являются выдающимися:
(1) Сегодня закон Мура быстро развивается. Быстрое сокращение и насыщение затрат на производство интегральных схем почти исчезло из входного барьера дизайна чипов. Теперь цена единицы дизайна 1 × 1 квадратного миллиметра 65 нм уменьшилась до 5 тыс. Долларов США, даже 28 нм. 20 000 ножей. Следующее изображение - это цитата из esilicon 2016 для каждого узла TSMC (2 мм x 2 мм, 28 нм 1,6 мм x 1,6 мм, единица евро, может быть Google)
Это уже достигло месячной зарплаты (после уплаты налогов) североамериканских силиконовых рабочих и фермеров, и она сможет перетекать с RISCV и NVDLA. Это дорого?
(Где есть прокси для потоковой передачи 1x1? Есть MOSIS и Muse в Северной Америке, и в Tianchao существует университетская программа «Мура Стар», поэтому нет непростого плана покупки чипов для колледжей и университетов).
Дело в том, что стоимость потоковой передачи становится все выше и выше, а стоимость программного обеспечения EDA / верификации дизайна / back-end-реализации возросла по экспоненте по сравнению с устойчивым развитием производственных затрат. Промышленность называет этот тип затрат NRE (нерекурсивная инженерия) , разовые затраты по проекту).
Более того, главный архитектор SiFive, профессор UCB, председатель Фонда RISCV Крсте Асанович считает, что теорема Мура должна быть исправлена, а стоимость изготовления единичного транзистора снижена, но снижение NRE для реализации транзистора. 2018, сессия 59)
(2) С сущностью закона Мура прекратилась (если вы не Apple Huawei, вы можете поклоняться ниже 10 нм. Фактическая ситуация заключается в том, что многие колледжи фактически остановились на узле 40/65), а также ограничение мощности темного кремния. Конкретный дизайн домена (DS) является необратимой тенденцией. В конце концов, выделенный дизайн может легко повысить эффективность на 2-3 порядка.
В этой речи DAC Domain Specific не ограничивается архитектурой DS, но также подчеркивает пакетный язык DS и быстро, в DSA и DSL, с помощью аппаратного / программного кода Новая эра ИТ -
CS (программное обеспечение) и EE (аппаратное обеспечение) - одно.
Похоже, эта весенняя и осенняя мечта все еще очень далека, но 10 лет в этом столетии не будут слишком длинными.
Согласно этим двум тенденциям, тот, кто обладает гибкой методологией развития с низкими затратами на НИОКР, станет новым повелителем в эпоху Закона после Мура.
Народное правительство, уделяя больше внимания
Возможно, самым ранним осознанием этой безотлагательности является Агентство перспективных исследований в области обороны (DARPA, часть Департамента обороны США). В 2015 году DARPA создала комплексный проект для гибкой методологии разработки. Реализация в более быстром масштабе (CRAFT). Среди них особо подчеркивается объектно-ориентированная методология проектирования. Считается ли, что аппаратный дизайн переживает эпоху разработки программного обеспечения от C до C ++?
В традиционную эпоху ASIC традиционная идея описания алгоритма, описания аппаратных средств, RTL для сетевого списка соединений к макету (проверка обратной связи на каждом этапе) будет нарушена и станет объектно-ориентированной методологией обратной связи. Проектирование макета может занять всего несколько дней или даже часов.
Одним из наиболее представительных продуктов проекта CRAFT является CHISEL (и CHISEL2 / FIRRTL), новая звезда в эпоху RISC-V.
Chisel - это концепция реализации, которая прекрасно отражает первоначальное намерение гибкого развития. Стоит отметить, что CHISEL отделен от сущности и HLS. Можно видеть, что Chisel ведет волну гибкой аппаратной разработки.
В дополнение к колледжам и университетам крупные компании активно следят за проектом CRAFT. Например, настоящее поколение встроенных микросхем NVDIA с небольшими встроенными микросхемами в DAC 2018, процесс проектирования использует объектно-ориентированную HLS для реализации дизайна и проверки всего чипа. Collection SystemC и Chisel сокращают традиционный цикл проектирования и разработки за последние 3 года до 3 месяцев.
В 2017 году проект CRAFT находится в восходящем направлении. DARPA увеличила код и предложила Инициативу электронного возрождения (ERI). Третья страница этой статьи, в которой основное внимание уделяется Закону Мура, предлагает миллиард уровней по трем направлениям дизайна / архитектуры / материала. В направлении дизайна DARPA ставит перед собой конечную цель ERI: перейти к опыту с чип-дизайном, например, по магазинам Amazon / Jingdong / Taobao, пополнить корзину покупок, а чип make (single order) отправляется домой.
Основываясь на CRAFT, в разделе проектирования ERI подчеркивается отсутствие систем «человек-в-петле» и с открытым исходным кодом. Переосмысление способа создания цепей, в частности, специализированных схем (аналоговый и смешанный сигнал и т. Д.), Отказ от традиционных трудоемких Модель развития, которая движется к всеобъемлющей модели, основанной на данных и интеллекте:
В этом процессе дизайн с открытым исходным кодом является одним из наиболее важных аспектов, поскольку только достаточный открытый источник может повысить эффективность рабочей силы. В сегодняшнем Интернете поле битвы должно быть в состоянии занять место на поле битвы. Silicon сказал, что открытый исходный код стал новой тенденцией в дизайне чипов. План DARPA, в конце проекта ERI, следующий общий IP-адрес может найти версию с открытым исходным кодом:
С этой точки зрения нельзя сказать, что макет человеческих исследовательских институтов в этой области опережает игру, а следующая - игра в шахматы. И мы все еще блуждаем в пузыре искусственного интеллекта.
Аналоговый / радиочастотный / смешанный сигнал, нельзя
Традиционно с открытым исходным кодом и гибким дизайном все ориентированы на цифровые технологии. Методология проектирования схем аналоговых (традиционных пользовательских схем) не претерпела существенных изменений. Однако это мнение также вызывает проблемы.
Команда UC Berkeley BWRC, проектируя CHISEL, также разработала аналоговую версию CHISEL - Berkely Analog Generator (BAG), также выпустила BAG2, когда был выпущен CHISEL2. В 2018 году CICC BAG2 объявила о своих исследованиях Результат - генератор аналоговой схемы в процессе. При переопределении различных модулей уровня выражения (промежуточное представление, IR, слово является компиляционным термином, но теперь оно используется в конструкции аналоговой схемы) после разного процесса pdk , автоматически генерирует сетевые списки и макеты, а не только DRC / LVS без ошибок, производительность неплохая. В мире BAG2, до тех пор, пока вы будете использовать python, вы можете проектировать GDS. Подробнее см. в разделе 41.2 DAC 2018 и CICC 2018 15.2.
На этом ЦАП аналогичные аналоговые / высокочастотные генераторы являются подавляющими, в том числе AIDAsoftware Software Inc. из Португалии (в сотрудничестве с Университетом Макао).
Представьте себе, что в будущем компания по дизайну чипов Tianchao все еще работает сверхурочно, чтобы выжить в исполнении угла, макет мелких рабочих длится всю ночь. Расположение Тихого океана, Это бесплатная оптимизация на сервере, без человека в цикле.
Возможно, дизайн EDA для генераторов был предложен на протяжении многих лет, затем проигнорирован, а затем поднят, а затем проигнорирован. Однако сегодня, когда закон Мура заканчивается, в области, посвященной будущему, рынок постоянно подразделяется. Сегодня официальный проворный дизайн SoC настоящая весна.