1.VARとスマートチップがワールドカップスタジアムを発表した。フランスチームが最大の勝利を収めた。
北京、6月16日エレクトリックワールドカップは、FIFAは重要な改革を開始しました：最初のVAR（ビデオ・アシスタントレフリー）を開始し、16日のゲームで第三試合にボールレースにおけるスマートチップを移植します。その日、フランスチームは再びオーストラリアチームとの決闘で受益者になり、両方とも最初の有利なペナルティを獲得した。
ビデオ審判のアシスタントとの通信後、クーニャはペナルティが減刑フランスのチームを与えた。隣町の前に。これは、VAR減刑初めてで、減刑VARに依存するフランスのチームを作り、ゴールに簡単にボールをGelieziman結果として生じるペナルティキック。
ペナルティは論争につながった。試合後の記者会見で、フランスのディディエ・デシャン監督は、スペイン対ポルトガルゲームは完全に依存する、文には時間から同じ文で得られたボールなどのペナルティ日前のことを言いました私のオーストラリアのチームのオランダ人コーチヴァンMarwijkを審判するという決定は、それが正義の流産だったと考えている：「私はビデオリプレイを見ていないが、私は大丈夫だが、フィールド位置にはっきりと見ることはすべきではありませんペナルティキック：審判のポジションは近いが、当初はペナルティはなく、ゲームは続行されたと述べた。我々はVARの犠牲者であるが、我々はこの決定に挑戦しない。
VARおよびスマートチップ利益からの行のワールドカップでフランスのチームは、また彼らは幸運前。1998年には、FIFAが正式に1998年にワールドカップの「突然死ゴールデンゴール」と、後に銀ボールテクノロジーを立ち上げ続け、パラグアイでのワールドカップのノックアウトラウンドは、フランスのディフェンダーローラン・ブランはフランスが予選を支援するワールドカップの歴史の錠剤の最初のゴールデンゴールを決めた。貴重ゴールデンゴール、カット後のフランスのチームのこの穀物とこのルールは大きすぎるし、あまりにも残酷な機会ですので、最終的には。ホーム土壌にワールドカップを獲得し、通過するすべての方法は、2 2004 FIFAの実装後にゴールデンゴール方式と銀のボールシステムをキャンセルしました。
、サッカーの発展を促進するためのプレーヤーを保護するために、ゲームの継続性を保証するためには、FIFAが規則の一部を変更しようとしてきた。しかし、一部の人々が幸せに他人です悲しいです。1970年には、黄色と赤のカードメキシコで開催された第9回ワールドカップの最初の使用、最初のイエローカードは、旧ソ連ローパーゴルバチョフが優勝した。1974年、チリに対する第十ワールドカップの試合を、西ドイツ、ドイツ連邦共和国、トルコ馬場菅はチリの選手フィデルゼリコの歴史の中でワールドカップの審判を発行しました最初の赤カードには罰金が科せられます（終了）
2. GPU、FPGAチップは機械学習を強化するための「右利き」アームになっています。
商用ソフトウェアの「スマート網易ニュース6月17日のニュースは」、コンピュータチップが忘れ去られている。商用アプリケーションのために、それがために個人的なロボット工学とハードウェアのより密接にリンクされ、したがって製造用途の商品ですさらにハードウェア部分に焦点を当てました。
1970年代以降、全体、人工知能（AI）及び（DL）の学習の深さに特定の関係の現状について、ハードウェアとソフトウェアがより緊密にこれまで以上へのリンクです。そして私、最近いくつかの経営人工知能の記事（管理AI）「がオーバーフィッティングや偏見、二つの主要なリスクは（ML）を機械学習のシステム内に存在する。この列は特に、ハードウェアビジネスラインマネージャーが処理することができる、管理職の数を調べますこれらの略語は、機械学習システム（GPU）およびフィールドプログラマブルゲートアレイ（FPGA）において常に言及されている。
これは、GPUが深い学習アプリケーションに必要なテンソル処理を加速するため、GPUの価値を理解するのに役立ちます。FPGAの重要なポイントは、新しいAIアルゴリズムを研究し、これらのシステムをトレーニングし、多くの小規模なカスタムシステムが工業用AIアプリケーションで研究されています。これはトレーニングのためのFPGAの機能についての議論ですが、早期の使用はフィールドのFの使用によるものだと私は考えています。
たとえば、推論エンジン（マシン学習のマシンの中核）をトレーニングするには、ギガバイトまたはテラバイトのデータが必要です。データセンターで推論を実行する場合、コンピュータは潜在的に増加する同時ユーザー要求を管理する必要があります。エッジアプリケーションでは、パイプラインやスマートフォンの検査に使用されるドローンであれ、機器は小さくても効果的ですが、適応性があります。簡単な言い方をすれば、CPUとGPUです。 2つのデバイスがあり、FPGAはそれぞれ異なるブロックを持っていて、それぞれ異なる処理を行うことができ、堅牢なチップシステムを提供することができます。
現在のMLシステム、GPU、FPGAを駆動するチップ設計には、主に2種類ありますが、中期（少なくとも数年）では、ゲームコンバーターの新しい技術のヒントになる可能性もあります。
グラフィックスプロセッシングユニット（GPU）
機械学習の世界で最も大きなチップはグラフィックス処理ユニットGPUです。これは主にコンピュータゲームに使用されるため、コンピュータモニタ上で見た目が良く見えるものが機械学習にとってどのように重要になるのでしょうか？ソフトウェア層に戻る必要があります。
機械学習は、ニューラルネットワーク（DNN）の深さ、畳み込みニューラルネットワーク（CNN）、リカレントニューラルネットワーク（RNN）および他の多くの変異体を含む様々なアルゴリズムに基づいて、現在のチャンピオンディープラーニング（DL）システム。DLシステムです。あなたこれら3つの用語は、キーワード「ネットワーク（ネットワーク）」に見られる。このアルゴリズムは、テーマは、異なる通信ノードのタイプ、ノードおよび層の層の間で、テーマの変異体です。
処理されている配列または複数のマトリックスである。もう一つの行列（マトリックス）は、より正確な用語テンソル（テンソル）であるので、それは業界全体で機械学習のTensorFlowクラスとして使用されています。
今すぐ戻ってあなたのコンピュータの画面に。あなたはピクセルまたはドットのマトリックスとして見られ、行と列にそれを使用することができます。これは、2次元マトリックスまたはテンソルである。あなたは色を追加すると、したい、各ピクセルのサイズにビットを追加急速に変化する計算するときに、迅速に複雑になるとステップによってCPUサイクルのステップを取ることができるのと同じ画像。GPUは、独自のメモリを有し、全体の画像は、グラフィックマトリクスとして保存され、次に数学的テンソルを用いて計算することができますイメージの変更は、画面上の影響を受けたピクセルのみを変更します。このプロセスは、イメージが変更されるたびに画面全体を再描画するよりもはるかに高速です。
NVIDIAは、1993年に、一般的なコンピュータの問題を解決するために、チップを作成することを目的とする。これは、GPUの誕生である等、CPU等のマトリックスを解決することはできません。
別の操作がスパース行列に依存するので、密行列は異なる作業のさまざまな方法を持っている（ゼロ多くがある場合）、行列演算は、最終製品が何であるかを気にしませんが、要素のみの処理。これはわずかに単純化し過ぎていますしかし、コンテンツが、奥行き学習理論家は、GPUの発展を見ると、彼らはすぐにそのテンソル操作を加速するために採用した、という事実が残る。操作は変更されません。
GPUは、トレーニングや推論を促進するための機械学習、データセンターの発展のために不可欠である。例えば、NVIDIAボルタV100テンソルコアはその基本的なアーキテクチャと推論の観点から低精度で実行する機能（これは別の話題になる中で加速し続けそれは）より高速な処理を意味し、より少ないビットを意味している。しかし、それは考慮すべき他の問題がある事に来るとき。
フィールド・プログラマブル・ゲート・アレイ（FPGA）
フィールド（フィールド）で、アプリケーションのすべてのタイプが異なるニーズを持っている。多くの異なる応用分野、自動車、パイプライン、ロボット等は、異なるアプリケーションのためのさまざまな業界に存在するチップの種類ごとに設計されたが、これはよいことができ非常に高価になり、投資に会社の利益を損なう。また、市場の規模の十分なメリットを提供することができない人々の非常に個々のニーズに合わせて、重要なビジネスチャンスを逃し、市場投入までの時間を延期することは特にそうです。
チップの問題を解決するためのFPGAの企業や研究者。FPGAは、様々な目的のためにプログラムすることができる集積回路である。それは、プログラマブル・ロジック・ブロック」の一連のブロックとブロック間のプログラミングと関係を持っている。それはあります種々の用途のためにカスタマイズすることができる汎用性の高いツール。主サプライヤはザイリンクス（Xinlinx）及びナショナルインスツルメンツ（National Instrumentsの）が挙げられます。
特に、低コストのチップ設計は、彼らは通常、研究や産業用アプリケーションに最適です。選択された低コストFPGAの問題を作成しません。複雑プログラマブル回路とデザイン、それは低コストのには適していませんコンシューマアプリケーション。
FPGAを再プログラムすることができるので、これは、機械学習の新興分野のための貴重な標高アルゴリズム、および再プログラミングブロック微調整によって異なるアルゴリズムを増加させる。また、低精度は、低電力FPGAは、リモートセンサーの推測します発明者は「フィールド」を「顧客」と呼んでいますが、AIアプリケーションを実現するFPGAの本当の利点は現実の世界にあります。 、道路、パイプラインなどのインフラ、またはUAVの遠隔検出、FPGAは、より容易に、オンサイトアプリケーションを行うことができる簡単物理設計を可能にする、様々な目的を達成するために、ハードウェアの一部を使用するシステム設計の柔軟性を可能にします。
すぐに新しいアーキテクチャが登場する
GPUとFPGAは現在、彼らが行っている市場への影響の多くに挑戦する機械学習技術を展開することは、この業界の発展についてのより多くの人々が懸念してみましょう、とタイムリーなアプリケーションのための新たな枠組みを作成しようとすることですどのように解決するために支援しています。
一方で、多くの企業は、GPU上のテンソル操作の教訓を学ぶしようとしている。ヒューレット・パッカード、IBMとIntelは、学習のデバイステンソルの深さを計算し、次世代のための特別なプロジェクトを開発しました。同時に、Cambricon、Graphcoreとウェーブコンピューティングのようなこのような新興企業も同じことをしようと努力している。
一方、腕、インテルと他の企業は、GPUとCPUを利用するためにアーキテクチャを設計している、とも機市場を学習を目的としたデバイスは、単にコアAIの周りに他のプロセスのためのテンソル計算を集中以上のことを行うことができるように言いました処理もより強力です。
これらの組織の中には、データセンターやその他のインターネットのものに重点を置いているものもありますが、そのいずれかについて話すのは時期尚早です。
新興企業からグローバル企業まで、注意点は、私たちは2020年に最新の最初のデバイスのサンプルが表示された場合、それは驚きだろう。第一の情報に加えて、他の情報が表示されない、ということであるので、彼らは、少なくとも5年ですリストされていません。
（nariiy：フォーブス作成者：David A.テックのコンパイル：NEW YORKインテリジェント参加から選択）
3.インテル10nmプロセッサの露出小型バッチ出荷
インテルために非準拠の10nmのプロセスの歩留まり、量産は2019年に延期されてきた、今だけ少量の出荷台数、コアi3-8121Uの唯一の15Wの熱設計電力、低電圧版を知られている製品は、（家族キャノン湖コードネーム）、それを使用しているのはLenovoだけです。
i3-8121Uデュアルコア4スレッドの仕様は、2.2-3.2GHz、3つのキャッシュ4メガバイトでクロック、メモリはデュアルチャネルDDR4 / LPDDR4-2400 32ギガバイト、15Wの熱設計電力をサポートしています。
核兵器の情報は公表されていませんでしたが、これは歩留まりの問題が解決されなかったためです。
ドイツ第i3-8121Uに開示されているメディアComputeBaseハードウェア、依然としてプロセッサ・コアであり、それは前の生成物と一致したパッケージの構成を見ることができる「かのように」、コアチップセットパッケージ一緒に、BGA集積パッケージマザーボードにはんだ付けされています。
私たちは、あなたが、チップセットのコアは小さく、パッケージのはんだ接合部および容量素子も大きく変化している、それはもはや互換性がないはずのプロセッサを見つけることができ、8世代のCore Duo搭載のIntelの低電圧版が正式に写真を与えました。
測定後ComputeBaseは、45×24ミリメートル（公式同じインデックス）のi3-8121U全体のパッケージサイズ、約71平方ミリメートルの前記プロセッサ部エリア、47平方ミリメートル約チップセットの部分を発見しました。
調査によると、がは、と同等か、サムスン、TSMCのレベルよりもさらに高い平方ミリメートルあたりのトランジスタインテルの10nmプロセスの密度が1億人以上、見つかったGLOBALFOUNDRIES 7nmではなく、自分自身の14nmの製品をコントラスト、変化が大きく見えません。
あなたは10nmで、それのわずか13％に縮小し、インテル第一世代の14nmのプロセッサエリアBroadwellマイクロアーキテクチャ-Uの一部だけでなく、82平方ミリメートルを知っている、と我々はすべてデュアルコア4スレッド、4MBのキャッシュがされているが、原子力が実行されましたユニットは24から40に増加し、AVX512命令セットをサポートしています。
さらに、45 x 24 mmのパッケージ全体は、42 x 24 mmの現在の14 nm低電圧バージョンよりわずかに大きくなっています。