AI와 대형 데이터 시대, 상기 칩은 또한 연속 소형으로 성능을 개선하며, 10 nm의 공정에서 높은 성능을 생성하는 방법, 주 전류 공정 등의 반도체 칩에 더 적은 전력, 및 더 작은 영역의 비용을 소비 주제
응용 재료에 대한 설명에 따르면, PC 시대에 칩의 결정 구조는 주로 평평하고 희귀 한 통합 재료가 사용되며 마이크로 리소그래피는 칩 미세 가공에 사용되므로 칩의 성능을 향상시키고 전력 소비를 줄일 수 있지만 시대는 이동 통신으로 진행되면서 고객은 패턴 페인팅, 자체 정렬 4 배 패턴 페인팅을 자체 정렬하고 극단적 인 자외선 (EUV) 사용을 계속 축소하고 칩 성능 향상 속도를 늦추고 비용 효율성을 감소시키기 시작했습니다.
무어의 법칙에 따라 최첨단 반도체 공정은 이제 7 나노 미터 수준에 이르렀지만, 칩이 계속 줄어들면서 텅스텐 및 구리와 같은 일부 전도성 소재는 10 나노 미터 공정에서 성공적으로 수축되지 못했습니다. 본질적으로 트랜지스터 접촉 및 로컬 터미널 금속 와이어의 프로세스가 물리적 한계에 도달했으며 원래의 텅스텐 및 구리는 더 이상 인터페이스로 가져올 수 없으며 핀 트랜지스터 (FinFET)의 성능을위한 병목 현상도되었습니다.
어플라이드 머 티어 리얼 즈는 코발트 금속의 존재가이 병목 현상, 코발트 금속 도체 기술 회전을 제거 할 수 있음에 유의, 무어의 법칙을 주도 코발트는 저역에서 좁은 라인에 출연, 코발트가 대량 생산에 적용 할 수있는이 검증 된, 내려 가서 계속 재료 공학 소형 계속 할 수 있도록 저항 특성을 효과적으로 전력 소비를 개선하고, 애플리케이션 재료는 높은 템퍼링, 증착을 최적화 제공, 평탄화 공정 기술은 비용과 개선 수율을 감소시킬 수있다.
사실, TSMC는 TSMC와 긴밀한 협력 관계를 유지하고 있으며, 현재 TSMC의 첨단 제조 공정을위한 핵심 장비 및 재료는 거의 모두 응용 재료를 통해 공급되기 때문에 TSMC 공정이 계속 줄어들면서 응용 재료가 계속 혜택을 입게 될 것입니다.