بهره وری از آرایه حافظه حدود 57 درصد است، چرا که از حافظه نسبتا بزرگ و دیگر محیطی، در حالی که آرایه حافظه اسکی هاینیکس محصولات و 36L 48L بهره وری 67.5٪ و 64.0٪، به ترتیب، این روند خواهد شد برای نسل بعدی اسکی هاینیکس نمایش داده تراشه یک طراحی جمع و جور را طراحی می کند.
سامسونگ (سامسونگ) و توشیبا / WD (توشیبا / وسترن دیجیتال) 64L 3D TLC Nans به مرگ، با بازده آرایه حافظه بیش از 65 درصد؛ با این حال، تراشه های حافظه بیشتر و به اندازه از ویژگی های مشابه هستند.
تراشه میکرون / (میکرون / اینتل) 64L 3D NAND اینتل از چهار نوع از راه حل است که از بالاترین میزان کمی تراکم بیت اسکی هاینیکس 72L حافظه فلش NAND 3.55 گیگابیت / mm2 در، بیشتر از سامسونگ / WD 64L از تراشه است دلیل اصلی استفاده از طرح آجر منحصر به فرد CuA (CMOS تحت آرایه) است.
در معماری سلول حافظه NAND 3D، تراشه SK Hynix در مجموع 82 دروازه را شامل می شود، از جمله selectors و wordline (DWLs)؛ ما می دانیم که 72 دروازه برای شخصیت های فعال استفاده می شود. واحد خط و سه دروازه سه گانه دروازه های انتخابی (SG) برای منبع و تخلیه هستند. 7 دروازه باقی مانده باید برای دروازه های DWL و انزوا استفاده شود. )
در قطعات 64L NAND تولید کنندگان مختلف ما می بینیم:
سامسونگ از مجموع 71 دروازه استفاده می کند، از جمله 3 برای SG و 4 برای DWL؛ تعداد کل دروازه ها برای محصولات توشیبا / WD 73 است، از جمله 7 برای SG و 2 برای DWL؛ Micron / تعداد کل دروازه ها برای محصولات اینتل 76 است، از جمله 2 برای SG و 7 برای DWL.
روش محاسبه بازده سلول عمودی، تعداد خط کلمه فعال را با تعداد کل دروازه عمودی روی هم چیده ؛. در نتیجه، بهره وری از روند 3D NAND حافظه معماری سلول واحد بهره وری عمودی کالا اسکی هاینیکس 72L است 87.8٪، توشیبا / WD بود کالا همان کدهای BIC 64L است؛ محصول 64L بهره وری سامسونگ 90.1 درصد بود، در حالی که بهره وری میکرون / اینتل از محصول 84.2٪ 64L بود، به عنوان زیر نشان داده شده.
بازده سلول عمودی و 72L 64L محصولات حافظه NAND 3D (منبع: TechInsights)
قبلی محصولات 36L و 48L SK Hynix از فرایند تک مرحله ای برای ایجاد حفره های کانال برای 43 و 55 دروازه استفاده می کنند؛ نسل جدیدی از سلول های حافظه 72L با استفاده از فرایند دو مرحله ای اچ کردن تولید می شود. در دروازه خط لوله، 42 دروازه پایین و 40 دروازه بالایی در دو مرحله مختلف اچینگ تشکیل می شوند. شکاف ها و زیرمجموعه ها (زیر) -slits) در یک مرحله از اچینگ تشکیل می شوند. روش ادغام روند به شرح زیر است:
لایه ای از ورقه های تزریقی (قسمت پایین) عصب کانال (بخش پایین) لایه ی حباب سوراخ ها را پر می کند؛ قالب گیری (قسمت بالایی)؛ اچینگ کانال (قسمت بالایی)؛
محصولات میکرون / اینتل 64L از دو انباشته معماری رشته NAND، یک صفحه (پلیت) بین انباشته بالا و پایین وجود دارد؛ و کالا اسکی هاینیکس 72L استفاده از یک فرایند اچ دو مرحله است، به جای دو رشته NAND انباشته، مهندسان باید از نزدیک کنترل مراحل برای جلوگیری از سوراخ عبور می قطعات بالا و پایین تراز وسط قرار دارد؛ به اندازه سوراخ 256 گیگابیت 72L محصولات تنها در حدود 10 نانومتر بیشتر در اسکی هاینیکس 72L حافظه فلش NAND مورد تجزیه و تحلیل، اینجا را کلیک از لینک شده است.
کامپایل: جودیت چنگ