SKハイニックスの最新72L 3D NANDの詳細な分析

SKハイニックスの72層TLC NANDフラッシュメモリでは、いわゆるP-BiCS(Pipe-shaped Bit Cost Scalable)ユニットが各NANDストリングを接続するためにパイプラインゲートを使用します。レイアウトは、チップが4つのプレーンと2面のワードラインスイッチ/デコーダを含むことを示している。

メモリアレイの効率は、メモリやその他の周辺機器が比較的大きいために約57%ですが、SKハイニックス36Lおよび48L製品のメモリアレイの効率はそれぞれ67.5%および64.0%であり、SKハイニックスは次世代このチップは、よりコンパクトな設計になっています。

SamsungとToshiba / WD(東芝/ Western Digital)の64L 3D TLC NANSダイは65%以上のメモリアレイ効率を備えていますが、上記のメモリチップのサイズと機能は似ています。

種々64L及び72L 3D NANDフラッシュメモリセルアレイ比較効率(出典:TechInsights)

ビット密度SKハイニックス72L、NAND型フラッシュメモリは、チップのサムスン/ WD 64Lより大きい3.55ギガビット/のMM2、あるソリューションの4種類のマイクロン/インテル(マイクロン/インテル)64L 3D NANDチップは、最も高いビット密度であります主な理由は名前CUA(配列の下でCMOS)の使用は、ユニークなレンガ(タイトル)のレイアウトです。

64L及び72L 3D NANDメモリチップの密度ビット比較(出典:TechInsights)

3D NANDアーキテクチャメモリセルのセレクタ(セレクタ)とダミーワード線(ダミーワード線、DWL)を含む、82のゲート、の合計を積層、SKハイニックスチップと、我々は、ゲート72のアクティブ文字があることを知っていますライン単位であり、上位3つのゲートはソースおよびドレインのセレクタゲート(SG)であり、残りの7つのゲートはDWLおよびアイソレーションゲートに使用されるべきである。 )。

さまざまなメーカーの64L NANDコンポーネントでは、

総ゲート電極東芝/ WD製品73であり、SGのための7つ、DWL 2番目;サムスン合計SG、DWLのために4番目のための3つは、そのゲート71を用いミクロン/インテル製品のゲート総数は76であり、そのうち2つはSG、7はDWLです。

垂直セル効率の計算方法は、アクティブワードラインの数を垂直スタックゲートの総数で割ったものであり、結果は3D NANDメモリセルアーキテクチャのプロセス効率であり、SK Hynix 72L製品の垂直セル効率は87.8%であり、Toshiba / WD 64L BiCS製品でも同じことが言えます;サムスンの64L製品の効率は90.1%で、Micron / Intelの64L製品の効率は84.2%です(下記参照)。

64Lおよび72L 3D NANDメモリ製品の垂直単位効率(出典:TechInsights)

SKハイニックスの旧36Lおよび48L製品は、シングルステップのエッチングプロセスを使用して、それぞれ43ゲートおよび55ゲート用のチャネルホールを作成し、2段階のエッチングプロセスを使用して新世代の72Lメモリセルを製造しています。パイプラインのゲートでは、下部42ゲートと上部40ゲートが2つの異なるエッチングステップで形成され、スリットおよびサブリット(サブ)は、 - スリット)は、エッチングの単一ステップで形成される。プロセス統合手順は、以下の通りである。

パイプラインゲート成形(下部)チャンネルエッチング(下部)穴に充填された犠牲層;成形(上部);チャンネルエッチング(上部);犠牲層除去;

Micron / Intelの64L製品は、上部スタックと下部スタックの間にプレートを備えたデュアルスタックNANDストリングアーキテクチャを使用し、SK Hynixの72L製品はデュアルスタックNANDストリングではなく2ステップのエッチングプロセスを使用します。 SK Hynix 72L NANDフラッシュメモリの解析の詳細については、ここをクリックしてください。リンクの読み込み。

コンピレーション:Judith Cheng

2016 GoodChinaBrand | ICP: 12011751 | China Exports