该存储器阵列的效率约57%, 是因为相对较大的存储器与其他周边; 而SK Hynix的36L与48L产品存储器阵列效率则分别为67.5%与64.0%. 此趋势显示SK Hynix应该会为下一代芯片开发尺寸更小巧的设计.
三星(Samsung)以及东芝/WD (Toshiba/Western Digital)的64L 3D TLC NANS裸晶, 有超过65%的存储器阵列效率; 不过以上的存储器芯片尺寸以及功能则都差不多.
SK Hynix 72L NAND快闪存储器的位元密度为3.55 Gbits/mm2, 高于Samsung/WD之64L芯片; 而美光/英特尔(Micron/Intel)的64L 3D NAND芯片是4种解决方案中位元密度最高的, 主要是因为采用名为CuA (CMOS under the array)的独特砖式(title)布局.
在3D NAND存储器单元架构方面, SK Hynix芯片堆叠了总共82个闸极, 包括选择器(selector)与虚设字元线(dummy wordlines, DWL); 我们知道有72个闸极是用于主动字元线单元, 而最上方的三个闸极则是用于源极与汲极的选择器闸极(selector gates, SG), 剩余的7个闸极应该是用于DWL以及隔离闸极(isolation gates).
在各家厂商的64L NAND元件中我们看到:
Samsung采用了总数71个闸极, 其中有3个用于SG, 4个用于DWL; Toshiba/WD产品的闸极总数为73个, 其中7个用于SG, 2个用于DWL; Micron/Intel产品的闸极总数为76个, 其中2个用于SG, 7个用于DWL.
垂直单元效率计算方法, 是主动字元线的数量除以垂直堆叠闸极的总数; 其结果就是该3D NAND存储器单元架构的流程效率. SK Hynix 72L产品的垂直单元效率为87.8%, Toshiba/WD的64L BiCS产品也是一样; Samsung的64L产品效率则为90.1%, 而Micron/Intel的64L产品效率则为84.2%, 如下图所示.
64L与72L 3D NAND存储器产品的垂直单元效率 (来源: TechInsights)
SK Hynix先前的36L与48L产品是采用单步骤蚀刻制程来制作分别为43个与55个闸极总数的通道电洞(channel holes); 新一代的72L存储器单元则是采用两步骤蚀刻制程来制作通到电洞. 在管线闸极上, 较低的42个闸极以及较上方的40个闸极, 分别是以两个不同的蚀刻步骤形成. 而狭缝(slits)与子狭缝(sub-slits)则是以单步骤蚀刻形成, 制程整合程序如下:
管线闸极铸模成形(下方部位)通道蚀刻(下方部位)牺牲层填入电洞; 铸模成形(上方部位); 通道蚀刻(上方部位); 牺牲层移除; 通道成形.
Micron/Intel的64L产品采用双堆叠NAND字串架构, 在上部与下部堆叠之间有一个平板(plate); 而SK Hynix的72L产品则是采用两步骤蚀刻制程, 而非双堆叠NAND字串, 工程师必须要严密控制制程步骤, 以避免上下部位的通道电洞未对齐; 该电洞的尺寸在256 Gbit 72L产品约只有10纳米. 更多关于SK Hynix 72L NAND快闪存储器的分析, 请点此连结阅读.
编译: Judith Cheng