Observando a indústria de embalagens e testes de semicondutores deste ano em Taiwan, o Instituto de Inteligência Industrial (MIC) apontou que este ano, impulsionado pela demanda por chips de computação de alta velocidade, espera-se que mantenha um crescimento estável.
De acordo com a MIC, o crescimento da demanda por dispositivos móveis inteligentes vai desacelerar este ano, aplicações de inteligência artificial e computação de alta velocidade se tornarão a principal força impulsionadora do mercado, impulsionando as necessidades de embalagem de alto nível em nível de wafer.
De acordo com Ye Zhenxiu, analista sênior da MIC, a dinâmica de crescimento futura da indústria de embalagens e testes IC está focada em chips de computação de alta velocidade, incluindo inteligência artificial, computação em nuvem, assistentes de voz e aplicativos de análise de big data.
Ye Xiu Zhen salientado que a computação de alta velocidade precisa com um mais avançada tecnologia de empacotamento de chips, tais como 2.5D IC ou tecnologia 3D IC, em resposta aos requisitos de desempenho, mas também o aumento de utilização da capacidade pacote de impulso de ordem e escala industrial.
gigante de fundição TSMC planejamento layout de 3 processo nm nova planta. Embalagem e planta de testes em executivos de Taiwan disse que o wafer de fabricação 3 nanômetros pode continuar a usar o avançado wafer pacote de nível FOWLP fan-out (Fan-Out Wafer Nível Packaging) tecnologia.
Subcontract vista em secção traseira da embalagem de semicondutor e testando as fundições especializados (OSAT) papel na cadeia de processo de 3 nm de alimentação, os executivos beta observou que chip de inteligência artificial, Programmable Gate Array (FPGA), um processador de aplicação, desenho fabricantes de chips, como design IC, IC teste e embalagem deve estar planejando uma segunda fonte de abastecimento, as empresas OSAT Taiwan permanecem papel fundamental.
Sobre a situação dos fabricantes concorrentes, a indústria assinalou que, além de tecnologia TSMC Informação (Integrated-Fan Out), ASE Investment Holdings em vigor e outras fundição profissional embalagem e testes outsourcing, aprofundar ativamente avançada wafer tecnologia de embalagem nível fan-out .
Onde focos de tempestade de controle administração ASE ASE processo (Fan-Out Chip-on-Carcaça), de mais alta ordem de layout desenho de processador e o mercado de chips FPGA, produtos de silício disposição FO-PoP (Fan-Out Package-on-Package) e fo- MCM (Fan-Out Multi-Chip Module) e outras tecnologias Força-se no layout ativo da linha de produtos do pacote fan-out do tamanho do painel.