Osservando l'industria di confezionamento e collaudo dei semiconduttori di quest'anno a Taiwan, l'Institute of Industrial Intelligence (MIC) ha sottolineato che quest'anno, spinto dalla domanda di chip di elaborazione ad alta velocità, si prevede che manterrà una crescita costante.
Secondo MIC, la crescita della domanda di dispositivi mobili intelligenti rallenterà quest'anno, le applicazioni di elaborazione ad alta velocità e di intelligenza artificiale diventeranno la principale forza trainante del mercato, guidando esigenze di packaging di alto livello a livello di wafer.
Secondo Ye Zhenxiu, analista senior del settore, la crescita futura del settore degli imballaggi e dei test IC è focalizzata su chip di elaborazione ad alta velocità, tra cui intelligenza artificiale, cloud computing, assistenti vocali e applicazioni di analisi dei big data.
Ye Xiu Zhen sottolineato che ad alta velocità di calcolo bisogno con più avanzate tecnologie di packaging di chip, come 2.5D IC o tecnologia 3D IC, in risposta ai requisiti di prestazioni, ma anche maggiore utilizzo della capacità pacchetto push-ordine e scala industriale.
gigante fonderia TSMC progettazione di layout 3 processo nm nuovo impianto. Imballaggio e impianti test in dirigenti di Taiwan ha detto che la produzione di wafer 3 nanometri può continuare ad utilizzare l'avanzato fan-out wafer livello pacchetto FOWLP (fan-out Wafer Level ) tecnologia di packaging.
Subcontract vista in sezione posteriore del packaging dei semiconduttori e collaudo fonderie specializzate (OSAT) ruolo nella filiera di processo 3 nm, dirigenti beta notato quel chip intelligenza artificiale, Programmable Gate Array (FPGA), un processore applicativo, disegno produttori di chip come la progettazione IC, IC imballaggio e test dovrebbero essere in programma una seconda fonte di approvvigionamento, aziende OSAT Taiwan rimangono ruolo chiave.
Sulla situazione dei produttori concorrenti, l'industria ha sottolineato che, oltre a TSMC Info (Integrated-Fan Out), la tecnologia, ASE Investment Holdings in vigore e altri professionisti packaging e testing in outsourcing fonderia, approfondire attivamente avanzata wafer tecnologia di packaging di livello fan-out .
In cui Focos tempesta di controllo dell'amministrazione ASE ASE (-Chip on-substrato fan-out) processo di ordine elevato la layout processore disegno e Mercati FPGA, prodotti di silicio la layout FO-PoP (Fan-Out Package-on-Package) e Fo MCM (modulo multi-chip fan-out) e altre tecnologie Forza nel layout attivo della linea di prodotti del pacchetto fan-out delle dimensioni del pannello.