Das Institute of Industrial Intelligence (MIC), das in diesem Jahr die Halbleiter-Verpackungs- und Testindustrie in Taiwan beobachtet hat, wies darauf hin, dass dieses Jahr, angetrieben von der Nachfrage nach High-Speed-Computing-Chips, ein stetiges Wachstum erwartet wird.
Laut MIC wird sich das Nachfragewachstum für intelligente mobile Geräte in diesem Jahr verlangsamen. High-Speed-Computing und Anwendungen für künstliche Intelligenz werden die Hauptantriebskraft für den Markt werden und die Nachfrage nach Wafer-Level-Verpackungen auf hohem Niveau antreiben.
Laut Ye Zhenxiu, leitender Branchenanalyst bei MIC, konzentriert sich die zukünftige Wachstumsdynamik der IC-Verpackungs- und Testindustrie auf High-Speed-Computing-Chips, einschließlich künstlicher Intelligenz, Cloud-Computing, Sprachassistenten und Big Data Analytics-Anwendungen.
Ye Xiu Zhen wies darauf hin, dass High-Speed-Computing mit einer fortgeschritteneren Chip-Packaging-Technologien wie 2.5D ICS oder 3D-IC-Technologie benötigt, als Reaktion auf den Leistungsanforderungen, sondern auch erhöhte Druckauftragspaket Kapazitätsauslastung und industriellen Maßstab.
Foundry TSMC Riese Layoutplanung 3 nm-Prozess neue Anlage. Verpackungs- und Testanlage in Taiwan Führungskräfte, sagten die 3-Nanometer-Wafer-Herstellung das erweiterte Fanout Wafer-Level-Paket FOWLP (Fan-Out Wafer Level verwenden kann weiterhin Verpackung) Technologie.
Subcontract hintere Schnittansicht der Halbleiter Verpackung und Prüfung spezialisierte Gießereien (OSAT) Rolle in der Lieferkette von 3 nm Prozess, beta Führungskräfte angemerkt, dass künstliche Intelligenz-Chip, Programmable Gate Array (FPGA), einen Anwendungsprozessor, zeichnen Chip-Hersteller wie IC-Design, IC Packaging und Testen sollte eine zweite Lieferquelle, OSAT Taiwan Unternehmen bleiben Schlüsselrolle planen.
Auf der Situation konkurrierender Hersteller wies die Industrie darauf hin, dass zusätzlich zu TSMC InFO (Integrated-Fan Out) Technologie, ASE Investment Holdings in Kraft und andere professionelle Verpackung und Prüfung Outsourcing-Gießerei, aktiv erweitert Fanout Wafer-Level-Packaging-Technologie vertieft .
Wobei die Verabreichung Steuerung ASE ASE des Sturm focos (Fan-Out-Chip-on-Substrat) -Prozess, hohe Ordnung Layout Zeichnungsprozessor und der FPGA-Chip-Markt; Silizium-Produkte Layout FO-PoP (Fan-Out-Package-on-Package) und FO- MCM (Fan-Out-Multi-Chip-Modul) und andere Technologien: Erzwingen Sie das aktive Layout der Fan-Out-Produktlinie mit Panel-Größe.