وزارت Micronanoelectronic از دکترا توو فنگ بن، استاد دانشگاه و در کنفرانس
سیستم مجمع بین المللی معماری کامپیوتر کنفرانس برتر در زمینه معماری کامپیوتر می باشد. در این کنفرانس در مجموع 378 ارسالی، شامل 64 مقاله، مقالات پژوهشی توو فنگ بن، گزارش مقاله در سال جاری است، مجمع چین عمومی تنها شامل امضای اولین واحد تکمیل شده است. توفنگبین نویسنده این مقاله است. همکاران همچنین شامل پروفسور وی شایان و پروفسور لیو لیبو از گروه میکرو الکترونیک و الکترونیک دانشگاه تسینگو می باشند.
با نرم افزار افزایش عصبی هوش مصنوعی اندازه شبکه، تراشه های کامپیوتری از تعداد زیادی از دسترسی به حافظه خارج از تراشه در مصرف انرژی بسیار عظیمی خواهد شد، بهینه سازی حافظه یک مسئله هسته ای از محاسبات هوش مصنوعی طراحی تراشه است که باید خطاب های منعطف است. این تیم تحقیقاتی چارچوب جدید برای سرعت بخشیدن به شبکه های عصبی گرا پیشنهاد: زمان بقا داده آگاه از چارچوب شتاب شبکه عصبی (RANA) چارچوب RANA با استفاده از سه سطح تکنیک های بهینه سازی: روش های آموزشی بقای داده آگاه، و به حمایت مدل محاسبات ترکیبی بهینه سازی و ترویج تازه کردن پویا حافظه با دسترسی تصادفی (eDRAM) حافظه، به ترتیب، برای بهینه سازی مصرف انرژی کلی از آموزش، برنامه ریزی و سه سطح از معماری است. نتایج نشان داد که، قاب می تواند حذف شود RANA 99.7٪ eDRAM انرژی سربار تازه کردن، عملکرد و از دست دادن قابل اغماض از دقت و صحت در مقایسه با یک SRAM مرسوم با استفاده از تراشه کامپیوتر هوش مصنوعی، با استفاده از مبتنی بر فریم RANA eDRAM محاسبه شده در همان سربار سطح تراشه می توان کاهش داد که در آن 41.7 درصد از ورق خارج از سیستم و دسترسی به حافظه می تواند 66.2٪ مصرف، باعث افزایش کارایی سیستم انرژی هوش مصنوعی می شود.
چارچوب شتاب دهنده شبکه عصبی طول عمر اطلاعات (RANA)
تیم Micronanoelectronic در سال های اخیر، سیستم محاسبات پیکر بندی مجدد، توسط دانشگاه و توجه صنعت طراحی تراشه های سری اندیشمند هوش مصنوعی مبتنی بر معماری محاسبات پیکر بندی مجدد (اندیشمند من، اندیشمند دوم، اندیشمند S). منعطف محاسبات تیم یافته، از بهینه سازی ذخیره سازی، سخت افزار و نرم افزار شرکت طراحی زاویه تراشه به طور چشمگیری بهبود بهره وری انرژی، باز کردن یک مسیر جدید برای تکامل هوش مصنوعی تراشه معماری محاسبات.