Departamento Micronanoelectronic de doutorado Tu Feng Bin, um acadêmico na conferência
sistema International Computer Architecture Assembléia é a conferência de topo no campo da arquitetura de computador. A conferência recebeu um total de 378 submissões, incluiu 64 papéis, documentos de pesquisa Tu Feng Bin, o relatório é papel este ano, a Assembléia Geral China o único incluído a assinatura das primeiras unidades concluídas. Tsinghua chefe do departamento de eletrônica micro-nano Yoon um autor correspondente para este artigo, Professor Associado, Tu Feng Bin, o primeiro autor deste artigo, o documento também parceiros, incluindo a Universidade de Tsinghua Professor Wei Shaojun Micronanoelectronic e Professor Liu Leibo.
Com a crescente aplicação de tamanho da rede neural da inteligência artificial, chips de computador de um grande número de acesso de memória fora do chip irá resultar em enorme consumo de energia, a otimização de memória é uma questão central do projeto artificial chip de computação inteligência que deve ser abordada. Reconfigurable a equipe de pesquisa propõe novo quadro para acelerar redes neurais orientados: tempo de sobrevivência com reconhecimento de dados de quadro de aceleração de rede neural (Rana) quadro RANA utiliza três níveis de técnicas de otimização: métodos de treinamento de sobrevivência de dados-aware e apoiar modelo de computação híbrida optimização de reforço de actualização dinâmica de memória de acesso aleatório (eDRAM) de memória, respectivamente, para optimizar o consumo de energia global a partir da formação, agendamento e três níveis da arquitectura. os resultados mostraram que, o quadro pode ser eliminado RANA 99,7% eDRAM energia sobrecarga de actualização, o desempenho e perda insignificante de precisão em comparação com um SRAM convencional, utilizando chips de computador de inteligência artificial, usando rana eDRAM baseada em quadros calculado da mesma sobrecarga área de pastilha pode ser reduzida onde 41,7% da folha do lado de fora do sistema e da memória de acesso pode ser de 66,2% Consumo, faz com que a eficiência energética do sistema de inteligência artificial obtenha o aumento substancial.
Estrutura de Aceleração de Rede Neural com Suporte ao Tempo de Vida de Dados (RANA)
equipe Micronanoelectronic nos últimos anos, o sistema de computação reconfigurável projetado chips de série Pensador de Inteligência Artificial baseada na arquitetura de computação reconfigurável (pensador I, pensador II, pensador S), pela academia e atenção da indústria. Reconfigurable Computing Equipe os resultados, de otimização de armazenamento, hardware e software ângulo chip de co-design melhora drasticamente a eficiência energética, abrir uma nova direção para a evolução da inteligência artificial arquitetura de computação fichas.