박사 화 펭 빈의 Micronanoelectronic 부서 회의에서 학술
국제 컴퓨터 구조 조립 시스템은 컴퓨터 아키텍처의 분야에서 최고의 컨퍼런스입니다. 회의는, 378 제출을 남겼 64 개 논문을 포함, 연구 논문 화 펭 빈이 보고서는 올해 논문이다, 총회 중국은 첫 번째 완료 단위의 서명이 포함되어 있습니다. 칭화 마이크로 나노 전자 공학 학과장 윤이 기사에 대한 교신 저자, 부교수, 화 펭 빈,이 문서의 첫 번째 저자, 칭화 대학 교수 웨이 Shaojun Micronanoelectronic 교수 리우 Leibo을 포함하여도 종이 파트너.
인공 지능 신경망 크기의 증가 응용 프로그램으로, 오프 - 칩 메모리 액세스의 많은 수의 컴퓨터 칩은 거대한 에너지 소비가 발생합니다, 메모리 최적화가 해결해야 할 인공 지능 컴퓨팅 칩 설계의 핵심 문제입니다. 재구성 연구 팀이 지향 신경망을 가속화하기위한 새로운 프레임 워크를 제안한다 : 신경 네트워크 가속 프레임 워크의 데이터 인식 생존 기간 (모이) 모이 프레임 워크는 최적화 기술의 세 가지 수준의 사용 데이터 인식의 생존 훈련 방법을, 하이브리드 컴퓨팅 모델을 지원하기 위해 최적화 보강 리프레시 동적 랜덤 액세스 메모리 (는 eDRAM) 메모리는 각각 전체 에너지 트레이닝 스케줄링에서 소비 구조의 세 가지 레벨을 최적화한다. 결과가 프레임 RANA 99.7 % 에너지 eDRAM과 리프레시 오버 헤드, 성능 등을 제거 할 수 있다는 것을 보여 주었다 시스템 메모리 액세스의 외측 시트의 41.7 %는 66.2 %가 될 수있는 동일한 칩 면적의 오버 헤드에서 산출 된 프레임 기반 eDRAM과의 RANA를 사용하여, 인공 지능 컴퓨터 칩을 사용하는 종래의 SRAM에 비해 정확도의 무시할 수있는 손실을 감소시킬 수있다 소비, 인공 지능 시스템의 에너지 효율을 크게 증가 시키십시오.
데이터 수명 인식 신경 네트워크 가속 프레임 워크 (RANA)
최근 몇 년 동안 Micronanoelectronic 팀, 재구성 가능한 컴퓨팅 시스템, 학계 및 업계의 관심에 의해 재구성 가능한 컴퓨팅 아키텍처 (사상가 I, 사상가 II, 사상가 S)를 기반으로 생각하는 인공 지능 시리즈 칩을 설계했습니다. 재구성 가능한 컴퓨팅 팀 스토리지 최적화, 하드웨어 및 소프트웨어 공동 설계 칩 각도가 극적으로 에너지 효율 향상의 결과는, 인공 지능 컴퓨팅 아키텍처 칩의 진화에 대한 새로운 방향을 엽니 다.