월 31, 2018, 베이징, 중국 - 세계 최대의 칩 설계 자동화 솔루션을 제공하는 세계 최대 칩 인터페이스 IP 공급 업체, 정보 보안 및 소프트웨어 품질의 글로벌 리더 시놉시스 (NASDAQ : SNPS)에 발표 시놉시스 디자인 플랫폼은 세계 유수의 반도체 공정 기술 기업 삼성 전자가 인증을받은 삼성 OEM 지원 8nm의 LPP 부문 (+ 저전력) 프로세스입니다. Synopsys의 디자인 플랫폼은 여러 그래픽 8LPP 노출 리소그래피 기술과 풀 컬러를 처리 할 수 있습니다 인식 된 변경 기술, 완벽한 프로세스 지원 제공.
Synopsys의 SiliconSmart® 라이브러리 특성 도구는 인증 과정 및 IP 필요에 따라의 참조 흐름의 개발의 핵심입니다.이 과정은 참조 과정, 모범 사례 및 디자인을 포함하는 프로세스 자동화 스크립트를 확장 할 수 있습니다 시놉시스 살쾡이 설계 시스템과 호환 집합이 포함되어 있습니다. 사용자는 SAFETM (Samsung Advanced Foundry Ecosystem) 프로그램을 통해이 참조 흐름을 얻을 수 있습니다.
라이언 리, 삼성 전자 OEM 비즈니스 마케팅 담당 부사장은 말했다 : 'EUV로 전환하기 전에 업계에서 (극 자외선) 리소그래피 기술은 우리의 8LPP 프로세스가 시놉시스 기술의 가장 경쟁력있는 장점은 우리의 새로운 공정 노드에서 개발 된 제공 할 수 있습니다. 선호 공급자의 측면에서 협력을 가능하게.이, 대회를 설계하는 우리의 상호 고객 수 있도록 성능, 전력 및 Synopsys의 설계 플랫폼의 높은 품질의 결과 및 시간 이점과 결합 된 논리 게이트의 밀도 장점을 8LPP합니다 저전력 애플리케이션을위한 고성능, 가장 경쟁력있는 8LPP SoC (system-on-chip) 제품
Synopsys Design Group의 마케팅 및 비즈니스 개발 담당 부사장 인 Michael Jackson은 "업계를 선도하는 고객들이 실리콘 검증 된 Synopsys Design Platform을 배치하여보다 빠르고 저전력의 8LPP 칩을 설계 및 생산하고 있습니다. 삼성 SAFE 프로그램은 널리 사용되어 디자이너들이 Synopsys Design Platform을 통해 삼성의 8LPP 프로세스로 신속하고 자신있게 전환 할 수있게하여 결과적으로 8LPP의 좁은 금속 피치의 품질 이점을 최대한 활용합니다.
64 비트 프로세서 암 코어 텍스 A53 Armv8-A 아키텍처를 기반으로 인증 과정을 최적화 할 수 있으며, 결과의 품질 (QoR) 및 Synopsys의 디자인 플랫폼 8LPP 참조 흐름 핵심 도구를 제공 :. • IC 컴파일러 ™ II 레이아웃 및 라우팅 : 자동 전원 및 접지 (PG)의 합성 및 개선 인식의 디자인으로 여러 패턴의 노출과 색 인식의 물리적 구현 프로세스, 내장 된 전압 강하 • 디자인 Compiler® 그래픽 RTL 합성 : 라우팅 혼잡 물리적 개선과 기능을 안내하고, IC 컴파일러있다 • DFTMAX ™ II와 밀접하게 관련 시험 TetraMAX® II하십시오 FinFET을 기반 감지 장치 및 타이밍 마진을 기반으로 테스트 속도 변환, 공식적인 검증 테스트 Formality® 높은 품질 •을 구하십시오 UPF의 동등성에 근거 검사 IC 검사기 사인 오프 물리적 검증 • 검증 상태 천이 : 성능 DRC 사인 오프는 LVS 짧은 파인더 사인 오프 충전 패턴 매칭 및 II (의 설계) 인증은 IC 컴파일러있다 내장 독특한 디자인을 인식 정확한 타이밍 인식을 위해 DRC 및 금속 채우기를 자동으로 수리합니다 • PrimeTime® 타이밍 사인 오프 : 모드 합병, 고급 전파를 사용하는 초 저전압 타이밍 사인 오프의 (AWP), 변경 (POCV) 온 - 칩 기준 정량 분석 및 StarRC ™ 추출 • 엔지니어링 변경 주문의 인식 레이아웃 규칙 (ECO) 안내 기능 : 반복 패턴 노출, 풀 컬러 인식 변화 및 3D FinFET 모델링.
삼성 SAFE ™ 프로그램은 이제 Synopsys의 Lynx는 설계 시스템 인증 확장 참조 흐름에 사용할 수 호환됩니다. Lynx는 디자인 시스템 설계자가 구현하고 모니터링하는 데 도움이 기능 혁신적인 자동화 포함 및보고, 전체 칩 설계 환경을 자신의 설계 : 설계 단계의 RTL-to-GDSII 프로세스를 통해 많은 중요한 설계 구현 및 검증 작업을 단순화 및 자동화함으로써 엔지니어가 성능 및 설계 목표 달성에 집중할 수있게합니다 .SAFETM 프로그램은 삼성 OEM 광범위하게 테스트 된 공정 설계 키트 (PDK) 및 참조 공정 (설계 방법 포함).