GLOBAL 14LPP erhalten Synopsys IC Validator physikalische Verifikation Authentifizierung Signoff

23. Mai 2018, Beijing, China - die größten Chip-Design-Automation Solution Provider der Welt und die größte Chip-Schnittstellen-IP-Anbieter der Welt, Informationssicherheit und Software-Qualität weltweit führender Anbieter Synopsys: noch nicht bekannt (NASDAQ SNPs), dass, Synopsys IC-Validator-Tool wurde von GLOBAL (GF) Authentifizierung, für die physikalische Verifikation Signoff GF 14LPP Prozesstechnologie. mit dieser Sign-Off-Authentifizierung können Designer verwenden schnellen und skalierbare IC-Validator ein hohes Maß an Herstellbarkeit zu erreichen Und maximale Produktionskapazität: Gegenwärtig kann GF eine Reihe von zertifizierten Betriebsgeräten anbieten, einschließlich DRC-, LVS- und Metallfülltechnologie-Dateien.

Jai Durgam, Präsident von Kunden-Design und Implementierung vice von GLOBAL darstellt: ‚IC-Validator Sign-Off-Zertifizierung ist unsere gemeinsamen Kunden einen wichtigen Schritt in 14LPP Signoff physikalische Verifikation Prozesstechnologie zu unterstützen, arbeitete Synopsys eng mit uns, eine breite Palette von Werkzeugen zur Verfügung zu stellen und als IC-Validator zertifiziert. runsets Zertifizierung. Gießerei-Kunden können nun eine schnelle Analyse von IC-Validator verwenden, Technologie 14LPP Prozessleistung und Energieeffizienz Vorteile zu maximieren. Darüber hinaus sind wir aktiv IC-Validator auf alle angewendet erweitern signoff erweiterte Authentifizierungsprozess. ‚IC-Validator ist eine Schlüsselkomponente von Synopsys Design Platform, sondern auch ein umfassendes und hochskalierbaren physikalisches Verifikationswerkzeug Kit, umfassend DRC LVS, programmierbare elektronische Regelprüfung (PERC), dummy Metallfüllung, und DFM-Erweiterungen. IC-Validator wird durch die Verwendung von Smart-Memory-bewusstes Scheduling und Load-Balancing-Techniken sollen hohe Leistung erzielen und die Skalierbarkeit der Nutzung von Mainstream-Hardware zu maximieren. Sie können mehrere Threads auf mehreren Rechnern verwenden und die verteilte Verarbeitung Um eine Erweiterung für eins zu bieten Mehr Skalierbarkeit Vorteile der CPU.

Christen Decoin Synopsys Design-Senior Director of Business Development, sagte: ‚Herstellungskomplexität des Konstrukteur erweiterte Knoten im Zeitplan große Herausforderung zu liefern eng mit GLOBAL zu arbeiten, stellen Sie sicher, dass die Designer die Leistung dieses runsets runsets rechtzeitig Zugang zu dem IC optimieren .. skalierbare massiv-parallele Architektur der Arbeit des Validator zusammen, um einen schnellen und genauen physikalischen Verifikation Sign-Off-Pfad für Konstrukteure zur Verfügung zu stellen. "

2016 GoodChinaBrand | ICP: 12011751 | China Exports