نینو عمل کے پیچھے حقیقی اور غلط: انٹیل کی ناقابل عمل عمل کافی نہیں ہے؟

یہ مضمون Superpower.com سے اجازت کے ساتھ دوبارہ شائع کیا گیا تھا.

ہم اکثر ایک فون کانفرنس سائٹ میں سنتے ہیں، '×× پروسیسر سب سے زیادہ اعلی درجے کی 10nm مینوفیکچرنگ کے عمل کو استعمال کرتا'، پھر 10nm یہ کیا مطلب ہے؟ CPU، SOC کے لئے زیادہ اہم ہے؟ اور ساتھ آخر میں nanometer عمل کی نمائندگی کرتا ہے ٹرانسٹسٹرز، فائن ایف ای ٹی اور یورپی یونین کے درمیان تعلق کیا ہے؟

ایک CPU، جس یووی نمائش کے ساتویں قدم سب سے اہم لتھوگرافی ٹیکنالوجی ہے کی پیدائش، اور ایکیکرت سرکٹ مینوفیکچرنگ کے عمل لتھوگرافی عمل سب سے زیادہ براہ راست ہے اس اعلی درجے کے عمل کو ٹیکنالوجی کی حد تک، لتھوگرافی کے حل سے مراد جس کی عکاسی کرتا ہے لتھوگرافی نظام کے ممتاز اور کم از کم لائن سائز پر عملدرآمد کر سکتے ہیں CPU میں ٹرانجسٹروں کی کم از کم خصوصیت سائز کا تعین.

"semiconductors کے لئے بین الاقوامی ٹیکنالوجی کے روڈ میپ" ITRS کی متعلقہ دفعات کے مطابق اندر، ہم عام طور 16nm، 14nm، 10nm نوڈ کے اعتراض الجبری سیمیکمڈکٹر عمل ٹیکنالوجی کی وضاحت کرنے کے لیے استعمال کیا جاتا ہے بات کرتے ہیں، لیکن یہ ایک مختلف سیمیکمڈکٹر عنصر پر ہونا چاہئے پر بیان کیا جا سکتا ہے کہہ دو، ایک DRAM میں، DRAM سیل میں بیان کیا جا سکتا ہے نصف کم از کم قابل اجازت پچ قدر نصف پچ دو دھات لائنوں کے درمیان پچ نصف پچ کی لمبائی کی لمبائی، کے طور پر ایک ہی نہیں؛ CPU استعمال کیا جاتا ہے، جبکہ سی پی یو میں بیان کیا جا سکتا ہے ٹرانزسٹر میں کم سے کم دروازے چوڑائی.

عام طور پر، ×× ینیم عمل کے عمل صحت سے متعلق پروسیسنگ پیمانے کے تحت بیان کیا ہے، لیکن یہ ایک مخصوص ترتیب میں سیمیکمڈکٹر آلات کی ایک خصوصیت سائز کی طرف رجوع نہیں کرتا، لیکن پروسیسنگ کی درستگی کی کم از کم سائز. یہاں ہم بات چیت کریں کیونکہ CPU کی کارکردگی، بجلی کی کھپت، گرمی جو CPU کی کارکردگی کے اثرات کے لئے مینوفیکچرنگ کے عمل کو تبدیل کرنے کے لئے ایک زیادہ اہم پوزیشن ہے کے لئے عمل بہت بڑے ہیں. ہم سے پہلے کے بارے میں بات کی ہے کر رہا ہے سوال، سی پی یو کی کارروائی کے بارے میں ہے، 14nm عام طور پر استعمال کیا جاتا ہے ٹرانسسٹر کے دروازے کی چوڑائی کی وضاحت کریں.

کیوں نہیں کی لکیر کے دوسری گیٹ چوڑائی عمل نوڈ کی خصوصیات کے لئے چوڑائی؟

یہ مسئلہ ٹرانجسٹروں، عام طور پر اندرونی CPU استعمال کیا جاتا ہے MOSFET منطق دروازے سرکٹ کی ساخت کے بنیادی طور پر متعلقہ ہے، یہ تین الیکٹروڈ، ایک دروازے (دروازے)، ایک ذریعے (ماخذ)، ایک ڈرین (ڈرین)، جس میں پھاٹک اور ماخذ ہے موجودہ الیکٹروڈ کی شدت کے درمیان ولٹیج کا فرق ڈرین الیکٹروڈ کرنے کے ذریعہ سے کنٹرول کیا جا سکتا ہے، گیٹ طرح کنٹرول کرنے میں ایک کردار ادا کرتا ہے.

ایک ہی وقت میں، اس طرح کے طور پر الیکٹران نقل و حرکت ٹرانجسٹروں، وغیرہ خصوصیات کیس dopant آئنوں اور پیداوار کے عمل کا تعین کیا جاتا ہے، جہاں کافی منتقل نہیں کر سکتے ہیں پر مکمل طور پر انحصار کرتے ہیں، لیکن ٹرانجسٹر کے پھاٹک کے پہلو کا تناسب کچھ مضامین بھی کر سکتے ہیں جس میں ایک ہی وولٹیج، چھوٹے دروازے کی چوڑائی، یہ مثبت الیکٹروڈ کرنے کے بہاؤ، کرسٹل substrate سے ایک منفی الیکٹروڈ وجہ رساو الیکٹران کے لئے، اور جامد طاقت میں اضافہ ہوا رساو کے مسائل پیدا ہو ممکن ہے.

لہذا، دروازے کی چوڑائی کردار بہت اہم ہے، دروازے کی چوڑائی عام طور پر وییلایسآئ ڈیزائن کی سب سے اہم پیرامیٹرز سمجھا جاتا ہے، اور اس وجہ سے کی جانب سے ایک سیمی کنڈکٹر عمل نوڈ پروگرام کے طور پر اس کا استعمال، اس عمل کو ٹیکنالوجی وضاحتیں کے روایتی احساس ہے.

اس کا مطلب عمل قدرے چھوٹے بہتر ہے کہ؟

بے شک جو آپ چاہتے لائن کی چوڑائی کم ہے، اس کے بعد چھوٹے انفرادی ٹرانجسٹروں کے سائز، تو اس سے باہر کر دیا چھوٹے CPU مرتے علاقے، CPU مرنے کے زیادہ عملی طور پر اس کے بعد، ایک wafer کے ساتھ پیدا کرنے کے قابل ہو جائے گا، یہ ہے وینڈر آمدنی (ٹکڑوں میں مزید). کے نتیجے میں، آپ کو زیادہ ٹرانجسٹروں اسی مرتے علاقے میں پیک کر سکتے ہیں میں اضافہ، سی پی یو کی کارکردگی میں اضافہ کیا جائے گا (کورس کے اس نہ مطلق ہے).

دوسرا، دروازے کی چوڑائی کم ہے، کیونکہ اس کے بعد آپریٹنگ وولٹیج، کم ہو جائے گا CPU بجلی کی کھپت، کم کیا جا سکتا یہ بھی ایک سے زیادہ اعلی درجے کی ٹیکنالوجی میں، بندش تعدد ٹرانجسٹر بہتر کارکردگی پڑے گا، CPU قدرتی طور پر کام کر سکتے ہیں اعلی تعدد پر، تو ہم اکثر ایک مخصوص SOC، CPU، ہم زیادہ اعلی درجے 10nm، بجلی کی کھپت ××٪ کی طرف سے گرا دیا، بہتر تعدد ××٪، اپنایا کارکردگی بہتر ××٪ دیکھتے ہیں.

TSMC کی 10nm پیداوار ایک طویل وقت کے، انٹیل نے ابھی تک بھیج دیا نہیں کیا گیا ہے، مرنے کے انٹیل کے اجیئ کرافٹ؟

22nm کے زمانے سے انٹیل 14nm میں چند سال پہلے، ہم انٹیل کے بارے میں عمل ٹیکنالوجی میں کم از کم آگے دوسرے گھر کے 3 میں بات کر رہے ہیں - پانچ سال سے زیادہ ہے، لیکن دیر تک نہیں تھا، ہم نے کہ وہ اصل انٹیل 14nm سے زیادہ پالش اور بار بار، Skylake سے پایا پایا (14nm)، Kaby کی جھیل (14nm +)، کافی جھیل (14nm + +)، اب بھی استعمال میں تین نسلوں کے بعد، یہ کہا جاتا ہے 14nm وہاں ہو جائے گا +++ ہاں 10nm بچے کی پیدائش میں تکنیکی مسائل کی ایک بڑی تعداد کا سامنا کرنا پڑا نے کہا تھا.

اس کے برعکس حریف TSMC، سیمسنگ فاؤنڈری سڑک روزہ میں، حیرت کی بات، TSMC، انٹیل کے مقابلے میں بہت پہلے سیمسنگ کی 10nm عمل بڑے پیمانے پر پیداوار، متعلقہ مصنوعات انٹیل کی پیش رفت پر 16 / 14nm نوڈ پر پکڑنے (مثلا Qualcomm کی Xiaolong 835) اس سال بھی مارکیٹ میں فروخت کیا گیا ہے یا اس سے بھی ایک پورے سال، TSMC چپ پیداوار 7nm، اس نے اسے کس طرح ہے؟

پیپلز 10nm 14nm کے مقابلے میں یقینی طور پر زیادہ اعلی درجے کی، 14nm اچھی سے 12nm کرنے پر غور کیا گیا، انٹیل منفی رائے عامہ کی آواز ڈوب کے بارے میں تھا جب، انٹیل باہر nanometer عمل نمبروں 'اسرار' پیچھے کیونکہ TSMC، سیمسنگ کی ٹیکنالوجی ڈیجیٹل مختلف ہو اشارہ نام چالوں میں 'خوبصورت بنانے' کی ڈگری حاصل کی، کہ انٹیل سے پہلے حقیقت میں 'ڈیجیٹل' پر کھو دیا ہے، لیکن اس کے لئے اہم تکنیکی پیرامیٹرز کی ایک بڑی تعداد میں عمل کے تمام سطحوں سے اگرچہ، انٹیل بھی بہتر. 'ڈیجیٹل' جبر ہے 14nm ایک بار، اس صورت حال تھی ×× ینیم عمل کے اصل دائرہ کار سے شروع کر دیا ہے، ہم 'فراڈ' کرنا شروع کر دیا.

14nm دور، انٹیل بے نقاب کر دیا ہے کہ ایک بار پردے کے پیچھے راز

Techinsights مقابلے، انٹیل 14nm سیمسنگ کی 14nm LPE نسبت یقینا بہتر کیا

انٹیل نے کہا کہ اس عمل نوڈس صرف لائن کی چوڑائی کی نمائندگی کرتے ہیں، لیکن اس کے عمل کا معیار کی پیمائش کرنے، گیٹ پچ گیٹ پچ، فن Pitc فن وقفہ کاری، فن پچ کم از کم دھات پچ، منطق سیل اونچائی پیرامیٹر زیادہ منطق سیل اونچائی حوالہ قیمت ہے. دریں اثناء انٹیل پروسیسر فن تعمیر اور انضمام محکموں کے سربراہوں، سینئر ساتھی مارک بوہر سطح کی پیمائش کرنے سیمی کنڈکٹر ٹیکنالوجی کی کثافت ٹرانجسٹر کثافت ٹرانجسٹر کرنے کی تجویز پیش کی، اور مندرجہ ذیل فارمولے کی تجویز پیش کی:

اس طرح کی ستمبر میں ٹیکنالوجی اور مینوفیکچرنگ کے دن گزشتہ سال کے طور پر، انٹیل منعقد تین 10nm عمل سے متعلق تکنیکی پیرامیٹرز اشارے شائع کرنا پہل، ہم ان اہم تکنیکی اشارے معطل یا دیگر دو مارا پیٹا جاتا ہے پر انٹیل دیکھیں مثلا، انٹیل کے 10nm روشنی کے لئے فن کی طرف سے پیدا لتھوگرافی، گیٹ وقفہ چھوٹے (نوٹ انٹیل اعلان کیا وقفہ کے برعکس، ایک لائن کی چوڑائی، نسبتا زیادہ احساس نہیں ہے کہ)، تقریبا دو مرتبہ TSMC، سیمسنگ کے طور پر. لہذا، ٹرانجسٹر کثافت ہر چوک پہنچ رہا ہے ملی میٹر 100 000 000 ٹرانجسٹروں، 3D میں ٹھیک منطق یونٹ روایت اسٹیک فائدہ کی ایک کم اونچائی کو برقرار رکھتے ہوئے.

حال ہی Semiwiki 10nm، 8nm 7nm ٹرانجسٹر کثافت اور سیمسنگ عمل ٹرانجسٹر کثافت 10/8 / 7nm عمل ہاں 55.10 / 64.4 / 101.23 میٹر / MM2. دیکھا جا سکتا ہے، ٹرانجسٹر کثافت سیمسنگ عمل 7nm ہیں کہ رپوٹ صرف بمشکل انٹیل کے 10nm پر پکڑنے، چالوں کھیل رہا تھا جو، اگر آپ اسے نہیں جانتے؟

عمل میں حد کہاں ہے؟

عمل کی وجہ سے ایک پتلی سلکان ڈائی آکسائیڈ موصل پرت کے 20nm سے کم ہے جب، ہے، تو صرف چند ایٹموں موٹی، پھر ٹرانجسٹر کے لئے وقت بہت غیر مستحکم ہے، مفت الیکٹرانوں، رکاوٹ کے ذریعے رساو کی وجہ سے بجلی کی چپ کے نتیجے میں پیدا کر سکتا ہے کھپت بڑھ جاتی ہے. تاہم، یہ مسئلہ کافی چھوٹا ہے، انٹیل ایک اعلی ڑانکتا مسلسل فلم اور ایک دھاتی دروازے ایکیکرت سرکٹ، اور واقف FinFET فن فیلڈ اثر ٹرانجسٹر ساخت کے ساتھ آئے تھے، capacitance کی قدر، موصل پرت کی سطح کے علاقے میں اضافہ، اس طرح رساو کو کم کرنے کی طرف سے اضافہ ہوا ہے مسئلہ کی موجودہ سائز. ایک ہی وقت میں ایک چوڑائی 7nm پیدا کرنے کے لئے ترتیب میں، صنعت کو اتفاق رائے نہیں پیدا کیا diffraction کے اثرات پر قابو پانے کے نظری قربت اصلاح کی خصوصیات کے لئے نقوش کی ایک چھوٹی سی تعداد، ہونے، انتہائی بالائے EUV روشنی ماخذ کا استعمال کرتے ہوئے ایک لتھوگرافی ہے، لیکن اس وقت مسائل کی ایک بڑی تعداد اب بھی موجود ہیں، تو EUV لتھوگرافی ٹیکنالوجی ابھی تک مکمل طور پر بالغ نہیں ہے.

عمل 7nm وقت پر پہنچ گیا جب، زیادہ سیمیکمڈکٹر کمپنیوں نہیں پرسکون، کیونکہ نیچے 7nm، ایک ناگزیر مسئلہ کا ٹرانجسٹر کے سلکان سیمیکمڈکٹر لائن کی چوڑائی پر ہیں، اور یہ معروف کوانٹم سرنگ اثر ہے.

کلاسیکی طبیعیات میں، macroscopic کے ذرات توانائی رکاوٹ اونچائی سے کم ہے، ذرات رکاوٹ کے ذریعے منتقل کر رہے ہیں نہیں ہے، لیکن مائکرو ذرات کے لئے، اس وقت ایک لہر-ذرہ duality کی ہے، جادو کوانٹم اثرات نمودار، یہاں تک کہ رکاوٹ اونچائی سے نیچے توانائی، وہاں اب بھی ایک مخصوص امکان رکاوٹ کے ذریعے توڑنے کے کر سکتے ہیں، یہ بھی کوئی اختتام الیکٹرانک نگرانی، 0 یا 1 کی منطق گیٹ پیداوار میں منظور نہیں ہے، اس کا جواب نہیں جانتے ہیں. یہ ایک بڑا مسئلہ کی وجہ سے ہے، پھر CPU یہ کام نہیں کرتا، تاکہ اس مسئلہ کو ختم کرنے کے لئے.

انٹیل، TSMC، سیمسنگ اور دوسرے سیمی کنڈکٹر مینوفیکچرنگ جدید کمپنیوں کو پہلے سے ہی اس مسئلہ کو مطالعہ سے خطاب کر رہے ہیں، اب بھی موجود ہیں کے اقدامات کی ایک بڑی تعداد کوانٹم سرنگ اثر سلکان کی بنیاد پر سیمی کنڈکٹر کو روکا جا سکتا ہے ظاہر ہوتا ہے، انٹیل 5nm یا 3nm؛ سیمسنگ معاملہ ہے تکنیکی حدود کے امکان ہے فالو اپ 8/7/6/5 / 4nm LPP عمل ہو گا، اور 4nm ملٹی پل چینل FET ڈھانچہ (حوالہ دیا MBCFET، کثیر چینل FET)، منفرد GAAFET (گھیر منطق گیٹ فیلڈ اثر ٹرانجسٹر) ٹیکنالوجی، دو کے استعمال سے ملوا سکتا ہوں نانو-لیملی جسمانی توسیع اور فیم ایف ایف ٹی کی تعمیر کی حدود پر قابو پاتے ہیں.

اور میڈیا پر رپورٹیں سلکان آکسائڈ پر مبنی نہیں ہیں 3nm عمل، لیکن نئی graphene کے اور دوسرے کمپاؤنڈ سیمی کنڈکٹر مواد، اور تمام لیبارٹری ٹیکنالوجی پیش رفت، ایک مختصر وقت کے اندر نہیں بڑے پیمانے پر پیداوار، لیکن اس کی بجائے زیادہ پیدا کرنے کے لئے سلکان کے نئے مواد کے لئے تلاش کے سے کم کم سطح ٹرانسمیٹرز سب سے زیادہ مؤثر حل میں سے ایک ہیں.

نانو پروسیسنگ عمل کے پیچھے غلط اور حقیقت

متن پڑھیں، آپ 10nm بلایا موجودہ سیمی کنڈکٹر مینوفیکچرنگ کے عمل سے واقف ہو گے 7nm اصل زمرے سے انحراف کیا ہے، اب کوئی سخت معنوں میں ایک لائن کی چوڑائی ہے، 16nm 'اصلاح کی' 12nm کہا جا سکتا ہے، 10nm 'کی اصلاح' بھی 8nm بلایا جا سکتا ہے. مور کے قانون کی حمایت کے طور پر انٹیل کے کورس گیس، تاہم، بار بار تنقید کا نشانہ بنایا تبصرے سیمسنگ، TSMC 'ڈیجیٹل حسین بنائیں' رویے. قول ٹرانجسٹر کثافت پیرامیٹر کے عملی نقطہ نظر سے، 7nm≈Intel 10nm سیمسنگ، انٹیل کے 10nm dystocia اس کو معاف لگتا ہے، ہدف بہت زیادہ مقرر کیا ہے، یہ صرف دوست چالاکی نام جیت کے تبدیل کر دیا گیا تھا، عام لوگوں بلکہ اصل صورت حال عمل ٹیکنالوجی نہیں سمجھتے کیونکہ مینوفیکچررز کے لئے یقین ہے کہ لفظ کی بجائے. انٹیل کے مینوفیکچرنگ کے عمل کو ٹیکنالوجی اصل میں اتنا ناقابل برداشت نہیں ہے، اب بھی دنیا کی طرف جاتا ہے حیثیت.