Este artículo fue reimpreso con permiso de Superpower.com.
A menudo oímos en un sitio de la conferencia telefónica, '×× procesador utiliza el más avanzado proceso de fabricación de 10nm', entonces lo que el representa 10 nm, ¿qué significa? Proceso de nanómetro en el extremo más importante para la CPU, SoC? Y con ¿Cuál es la relación entre transistores, FinFET y EUV?
El nacimiento de una CPU, lo cual séptima etapa de la exposición UV es la tecnología de litografía más importante, y el proceso integrado proceso de litografía de fabricación de circuitos es más directamente refleja la extensión de su avanzada tecnología de proceso, que se refiere a la resolución de la litografía El tamaño mínimo de línea que el sistema de litografía puede resolver y procesar determina el tamaño mínimo de característica del transistor en la CPU.
De acuerdo con las disposiciones pertinentes de la notificación de transacciones internacionales "International Technology Roadmap for Semiconductors" dentro de, por lo general hablamos de 16nm, 14nm, el nodo de 10 nm se utiliza para describir la tecnología de proceso de semiconductores objeto algebraico, pero debe ser en un elemento semiconductor diferente puede describirse no el mismo que, por ejemplo, en una DRAM, puede ser descrito en la célula DRAM mitad de la longitud del valor mínimo de altura tonal permisible de medio paso longitud de paso medio paso entre las dos líneas de metal, mientras que se utiliza en la CPU, la CPU puede ser descrita en el El ancho mínimo de la puerta en el transistor.
En general, ×× proceso nm se describe en la escala de procesamiento de precisión proceso, pero no se refiere a un tamaño de la característica de dispositivos semiconductores en una configuración específica, pero el tamaño mínimo de la exactitud de procesamiento. Aquí discutimos la pregunta es sobre el proceso de la CPU, ya que el proceso de rendimiento de la CPU, el consumo de energía, el calor que tiene una posición más importante, para cambiar el proceso de fabricación para el impacto en el rendimiento de la CPU es muy grande. hemos hablado antes, 14nm se utiliza comúnmente Describe el ancho de la puerta del transistor.
¿Por qué usar el ancho de la puerta en lugar del ancho de la otra línea para caracterizar el nodo de proceso?
Esto está relacionado principalmente con el problema de la estructura del transistor. En términos generales, el circuito interno de la compuerta lógica de la CPU utiliza el MosFET. Tiene tres electrodos, una compuerta, una fuente, un drenaje y una compuerta y una fuente. La diferencia de voltaje entre los polos puede controlar la corriente que fluye de la fuente al desagüe, por lo que la compuerta tiene un papel de control.
Al mismo tiempo, las características tales como la movilidad de electrones del transistor son completamente dependientes de los iones dopantes y el proceso de producción, básicamente no se puede mover, pero la relación de longitud y ancho de la puerta del transistor todavía se puede usar como una cuestión de hecho. cuanto menor es la anchura de la puerta, es posible flujo de electrones al electrodo positivo, un electrodo negativo causa fugas desde el sustrato de cristal, y dar lugar a un aumento de problemas de fugas de energía estática.
Por lo tanto, el efecto del ancho de la línea de compuerta es muy importante. El ancho de la línea de compuerta suele ser el parámetro más importante para el diseño de circuitos de VLSI y, por lo tanto, se lo denomina nodo del proceso de semiconductor.
Entonces, ¿qué significa esto que cuanto menor es el proceso, mejor?
De hecho, es, desea que el ancho de línea es menor, entonces el más pequeño es el tamaño de los transistores individuales, por lo que el menor sea el área de la CPU molde hecho fuera de él, será capaz de producir más de la matriz de la CPU con una oblea, entonces virtualmente Esto aumenta los ingresos de los proveedores (más chips). A su vez, también puede integrar más transistores con el mismo área de matriz, y el rendimiento de la CPU mejorará (por supuesto, esto no es absoluto).
En segundo lugar, a medida que el ancho de la línea de puerta se reduce, la tensión de funcionamiento se reducirá en consecuencia y el consumo de energía de la CPU también se reducirá. Además, en procesos más avanzados, la frecuencia de corte del transistor funcionará mejor y la CPU funcionará naturalmente. A frecuencias más altas. Así que a menudo vemos So-SoC, las CPU dicen que hemos adoptado un 10nm más avanzado, el consumo de energía ha disminuido en ××%, la frecuencia ha aumentado en ××% y el rendimiento ha aumentado en ××%.
Taiwan Semiconductor Manufacturing Co., Ltd. ya produjo en masa 10nm durante mucho tiempo. Intel aún no se ha enviado. El invencible proceso de Intel ha fallado.
Hace algunos años en el 14nm de Intel de la era de 22 nm, estamos hablando acerca de Intel en tecnología de proceso, al menos por delante de los otros el 3 - más de cinco años, pero no duró mucho, encontramos que, efectivamente, encontraron Intel 14nm pulido una y otra vez, desde Skylake (14nm), Kaby Lago (14nm +), café Lago (14nm ++), después de tres generaciones todavía en uso, se dice que habrá 14nm +++, había dicho que sí 10nm encontró con una serie de problemas técnicos en el parto.
En contraste rival TSMC, Samsung carretera fundición rápido, ponerse al día en el nodo 16 / 14nm sobre los avances de Intel, sorprendentemente, TSMC, la producción masiva proceso de 10nm de Samsung mucho antes que Intel, productos relacionados (por ejemplo, Qualcomm Xiaolong 835) se han vendido en el mercado o incluso un año entero, incluso este año, TSMC 7 nm de producción de chips, así es como es?
La gente se consideraron a 10 nm sin duda más avanzada que la de 14nm, 12nm a 14nm bueno, cuando Intel estaba a punto de ahogar la voz de la opinión pública negativa, Intel señalan proceso nanómetros detrás de los números 'misterio', porque TSMC, la tecnología digital de Samsung haber sido diferente el grado de 'embellecimiento' en los trucos de nombre, que es la represión 'digital', aunque Intel perdió en la 'digital', sino de todos los niveles del proceso en una serie de parámetros técnicos clave para, de hecho, Intel aún mejor. antes Este fenómeno se ha producido en 14 nm, y el proceso ×× nm ya ha comenzado a separarse de la categoría original. Todos comienzan a falsificar.
En la era de 14 nm, Intel ya ha jugado un secreto detrás de escena
Techinsights también hizo una comparación, Intel 14nm es mejor que el LPE de 14nm de Samsung
Intel dijo nodos de proceso representan sólo el ancho de línea, pero para medir la calidad de este proceso, la puerta de Pitch pitch puerta, Fin Pitc separación de aletas, Fin Pitch paso mínimo metal, parámetro Lógica Cell altura es valor de referencia alto de celda más lógica. Mientras tanto Mark Bohr, miembro senior de la División de Arquitectura e Integración de Procesadores de Intel, propuso medir el nivel del proceso de semiconductores con densidad de transistores de Densidad de Transistor, y propuso la siguiente fórmula:
Tales como la tecnología y el Día de fabricación en septiembre del año pasado, Intel llevó a cabo, la iniciativa de publicar los indicadores de parámetros técnicos relacionados con el proceso de tres 10nm, vemos Intel en estos indicadores técnicos clave están suspendidos o batidos los otros dos, por ejemplo, la luz de 10nm de Intel litografía creado por la aleta, el intervalo de la puerta es más pequeño (nota que Intel anunció que contraste intervalo, no es un ancho de línea, relativamente más sentido). por lo tanto, la densidad de transistor casi el doble de TSMC, Samsung, alcanzando cada cuadrado Millones de transistores por milímetro, manteniendo la tradición de baja altura de celda lógica, tienen una ventaja en el apilamiento en 3D.
Informó recientemente de 10nm Semiwiki, densidades de transistores 8nm 7 nm y el proceso de Samsung que la densidad de transistores proceso de 10/8 / 7 nm son Sí 55.10 / 64,4 / 101,23 MTr / mm2. Se puede ver, la densidad de transistores 7 nm proceso de Samsung Solo para perseguir a la Intel 10nm, que está jugando trucos, no lo sabes, ¿verdad?
¿Dónde está el límite de ese proceso?
Cuando el proceso es menor que 20 nm, debido a una capa aislante de dióxido de silicio delgada, por lo que sólo unos pocos átomos de espesor, entonces el tiempo para el transistor es muy inestable, puede causar electrones libres causan fugas a través de la barrera, lo que resulta en chip de potencia aumenta el consumo. Sin embargo, este problema es bastante pequeño, Intel subieron con una película de alta constante dieléctrica y un circuito de puerta integrado metal, y el campo de aleta FinFET familiarizado estructura de transistor de efecto, el valor de capacitancia se incrementa al aumentar el área de superficie de la capa aislante, reduciendo así las fugas el tamaño actual del problema. a fin de producir simultáneamente un 7 nm de anchura, consenso de la industria es una litografía usando fuente extrema luz ultravioleta EUV, que tiene un pequeño número de impresiones, no para funciones de corrección de proximidad óptica para superar los efectos de difracción producidos, pero en la actualidad todavía hay una serie de cuestiones, por lo La tecnología de litografía EUV aún no está completamente madura.
Cuando el proceso avanza a tiempo 7 nm, más compañías de semiconductores no están en calma, porque en el ancho de línea semiconductor de silicio del transistor a 7 nm, un problema inevitable, y es bien conocido efecto túnel cuántico.
En la física clásica, partículas macroscópicas es menor que la altura de la barrera de energía, las partículas no se pasan a través de la barrera, pero para las micro-partículas, esta vez tiene una dualidad onda-partícula, aparecieron efectos cuánticos mágicas, incluso energía por debajo de la altura de la barrera, todavía hay una cierta probabilidad puede romper a través de la barrera. a esto ha causado un gran problema, esto no se pasa en el monitoreo electrónico final a no, la salida de la puerta lógica de 0 o 1, no sé la respuesta, entonces la CPU No funcionará, así que debemos evitar que ocurra este problema.
Intel, TSMC, Samsung y otras empresas de punta de fabricación de semiconductores ya se aborda este problema el estudio, todavía hay una serie de medidas aparece efecto túnel cuántico se puede prevenir de semiconductores basados en silicio, Intel es la perspectiva de los límites tecnológicos es 5 nm o 3 nm ;. caso de Samsung seguimiento será 8/7/6/5 / LPP proceso de 4 nm, y puede introducir estructura de 4 nm multicanal puente FET (en lo MBCFET, el FET multicanal), la única tecnología GAAFET (envolvente lógica de puertas de campo transistor de efecto), el uso de dos Las nanomelaminas superan las limitaciones de la expansión física y la arquitectura FinFET.
Y menos del proceso de 3 nm en los medios de comunicación informes no están basados en óxido de silicio, pero el nuevo grafeno y otros materiales semiconductores compuestos, y todo avance tecnológico de laboratorio, no la producción en masa dentro de un corto período de tiempo, pero la búsqueda de nuevos materiales en lugar de silicio para producir más Los transistores de bajo nivel son una de las soluciones más efectivas.
El falso y la realidad detrás del proceso de nano-proceso
Leer el texto, se sabrá el proceso de fabricación de semiconductores actual llamada 10nm, 7 nm se ha desviado de la categoría original, ya no es un ancho de línea en el sentido estricto, 16nm 'optimización' lo que puede llamarse 12nm, 10nm 'optimización' también se puede llamar 8 nm. Como apoyo a la Ley de Moore curso de Intel es de gas, sin embargo, criticado en repetidas ocasiones Comentarios Samsung, 'embellecer digital' comportamiento TSMC. desde el punto de parámetro de densidad de transistores vista práctico, 7nm≈Intel 10nm de Samsung, distocia de 10 nm de Intel parece perdonado, objetivo demasiado alto, se los Amigos cambió astutamente el nombre de la victoria, el público en general, pero debido a la situación actual no entiende la tecnología de proceso y no creer en la palabra para los fabricantes. tecnología de proceso de fabricación de Intel en realidad no es tan insoportable, sigue a la cabeza del mundo Estado.
