Эта статья была переиздана с разрешения Superpower.com.
Мы часто слышим на сайте мобильной телефонной станции, что процессор «×× изготовлен с использованием самого передового 10-нм процесса». Что означает это 10nm? В чем важность нанопроцессов для процессоров и SoC? Какова связь между транзисторами, FinFET и EUV?
Процесс рождения процессора, где седьмой шаг воздействия ультрафиолетового излучения является наиболее важной литографической технологией, а процесс литографии является самой прямой технологией в производственном процессе интегральных схем, чтобы отразить передовую степень ее технологии, в которой разрешение технологии литографии относится к Минимальный размер линии, который система литографии может разрешать и обрабатывать, определяет минимальный размер элемента транзистора в ЦП.
Согласно соответствующим положениям ITRS «International Semiconductor Technology Blueprint», 16 нм, 14 нм и 10 нм, о которых мы обычно говорим, используются для описания алгебры узлов полупроводникового процесса и должны быть на разных полупроводниковых компонентах. Описанные объекты могут быть Иными словами, например, в DRAM длина полушага Half-Pitch может быть описана как длина полушага с половинным шагом минимально допустимого значения основного тона между двумя металлическими линиями в ячейке DRAM, а при использовании в CPU CPU может быть описана как CPU. Минимальная ширина затвора в транзисторе.
В общем, процесс ×× nm описывает точность масштаба процесса, но не относится к размеру функции конкретной структуры в полупроводниковом устройстве, но минимальный размер точности процесса. Здесь мы в основном обсуждаем Речь идет о процессе процессора, потому что этот процесс играет важную роль с точки зрения производительности ЦП, энергопотребления и тепловыделения. Изменение процесса оказывает огромное влияние на производительность ЦП. Как уже упоминалось ранее, 14 нм обычно используется для Опишите ширину затвора транзистора.
Зачем использовать ширину затвора вместо другой ширины линии, чтобы охарактеризовать узел процесса?
В основном это связано с проблемой структуры транзисторов. Вообще говоря, схема логической логики центрального процессора использует MosFET. Он имеет три электрода, затвор, источник, дренаж и затвор и источник. Разность напряжений между полюсами может контролировать ток, протекающий от источника, к стоку, поэтому ворота играют контрольную роль.
В то же время характеристики, такие как подвижность электронов транзистора, полностью зависят от допирующих ионов и процесса производства, в основном не могут двигаться, но отношение длины и ширины транзисторных затворов все еще можно использовать по сути. Чем меньше ширина затвора, электроны могут протекать через кристаллическую подложку от отрицательного электрода к положительному электроду, что приводит к утечке, а проблема утечки приведет к увеличению потребления статической энергии.
Таким образом, влияние ширины линии ворот очень важно. Ширина линии ворот обычно является самым важным параметром для проектирования схем VLSI, и поэтому она называется узлом полупроводникового процесса. Это традиционная спецификация процесса.
Так что же это значит, что чем меньше процесс, тем лучше?
Действительно, вы думаете, чем меньше ширина линии, тем меньше размер одного транзистора. Чем меньше размер кристалла процессора, тем более пластинчатая матрица может быть изготовлена на одной и той же пластине. Это увеличивает доход от поставщиков (больше чипов). В свою очередь, вы также можете интегрировать больше транзисторов с одинаковой площадью матрицы, а производительность процессора будет улучшаться (конечно, это не является абсолютным).
Во-вторых, поскольку ширина ворот меньше, то рабочее напряжение будет снижена соответственно, энергопотребление процессора может быть уменьшено, и в более передовой технологии, частота среза транзистора будет иметь более высокую производительность, процессор, естественно, работают На более высоких частотах. Поэтому мы часто видим So-SoCs, процессоры говорят, что мы приняли более продвинутое 10nm, потребление энергии уменьшилось на × ×%, частота увеличилась на ××%, а производительность увеличилась на ××%.
Тайваньская компания Semiconductor Manufacturing Co., Ltd. уже серийно выпускает 10 нм в течение длительного времени. Intel еще не отправлена. Непобедимый процесс Intel потерпел неудачу.
В последние несколько лет Intel вошла в 14-ю эру с 22 нм. Все говорят, что Intel по крайней мере на три-пять лет опережает других производителей с точки зрения технологической технологии, но она длится недолго. Мы обнаружили, что Intel 14nm действительно полируется снова и снова от Skylake. (14nm), озеро Каби (14nm +), Coffee Lake (14nm ++), которое все еще используется после трех поколений, говорят, что будет 14nm +++, изначально сказал, что хороший 10nm сталкивается с множеством технических проблем и его трудно изготовить.
Оглядываясь назад на конкурирующего TSMC, Samsung зацепилась за OEM-дорогу, догнав прогресс Intel на узле 16 / 14nm. Удивительно, но Тайваньская компания Semiconductor Manufacturing Co., массовое производство 10 нм в мире, была намного раньше, чем Intel. Сопутствующие продукты (такие как Qualcomm Xiaolong 835). Он был продан на рынке в течение всего года. В этом году TSMC выпустил 7-нм чип массового производства. Что здесь происходит?
По мнению широкой публики, 10 нм определенно более продвинутые, чем 14 нм, а 12 нм - больше, чем 14 нм. Когда Intel собиралась зависеть от негативного общественного мнения, Intel сломала «тайны» за количеством нанометровой технологической технологии, потому что TSMC и номера процессов Samsung прошли разные Степень «благоустройства» немного умна с точки зрения наименования, то есть «цифрового» подавления. Хотя Intel потеряла «цифровую», Intel фактически превосходит некоторые ключевые технические параметры в различных аспектах процесса. Это явление произошло в 14 нм, и процесс ×× nm уже начал отрываться от исходной категории. Все начинают фальсифицироваться.
В 14-й эры Intel уже сыграла секретную тайну
Techinsights также провели сравнение, Intel 14nm действительно лучше, чем 14-дюймовый LPE от Samsung
Intel указанных узлы процесса представляют собой лишь ширину линии, но для измерения качества этого процесса, ворота высота ворот основного тон, шаг ребра Ребра ТКИМРА, фин Шаг основного тона минимального металла, параметр логической ячейки Высоты больше логики высоты ячейки опорного значение. В том же время Марк Бор, старший научный сотрудник отдела архитектуры и интеграции процессоров Intel, предложил измерить уровень полупроводникового процесса с плотностью транзистора плотности транзистора и предложил следующую формулу:
Например, в День Технологии и Производства, проведенный Intel в сентябре прошлого года, он представил три технических параметра, связанных с процессом 10 нм. Мы видели, что Intel приостановила действие двух других в этих ключевых технических показателях, таких как 10-нм свет Intel. Пластины, изготовленные гравированной технологией, имеют меньшие интервалы между воротами (обратите внимание, что Intel опубликовала интервальные сравнения, а не ширину линии, и это имеет больше смысла). Поэтому плотность транзисторов почти в два раза выше, чем у TSMC, что в два раза выше, чем у Samsung. Миллионы транзисторов на миллиметр, сохраняя прекрасную традицию низкой высоты логической ячейки, имеют преимущество в трехмерной укладке.
В последнее время Semiwiki сообщила о плотностях рабочих процессов 10 нм, 8 нм и 7 нм нм. Плотность транзисторов его процесса 10/8/7 нм составляет соответственно 55,10 / 64,4 / 101,23 МТр / мм2. Как видно, 7-нм процесс Samsung представляет собой плотность транзисторов. Только преследовать Intel 10nm, который играет трюки, вы не знаете, не так ли?
Где предел этого процесса?
Когда процесс ниже 20 нм, поскольку слой изоляции из диоксида кремния слишком тонкий, только несколько атомов имеют такую толщину, то это время очень неустойчиво для транзистора, что приведет к случайному прохождению электронов через барьер и приведет к утечке, что приведет к работе чипа. Повышенное потребление, но это все еще небольшая проблема. Intel разработала высокодиэлектрические константные пленки и интегральные микросхемы с металлическими затворами, а также известную транзисторную конструкцию FinFET с плавным полем. Благодаря увеличению площади поверхности изолирующего слоя для увеличения емкости утечка уменьшается. Задача текущего размера. В то же время для получения ширины линии 7 нм консенсус в отрасли заключается в том, чтобы использовать EUV EUV в качестве источника литографии с небольшим количеством воздействий, чтобы не преодолевать эффект дифракционной близости функций оптической коррекции близости, но по-прежнему существует множество проблем, поэтому Литографическая технология EUV еще не полностью зрелая.
Когда процесс прогрессирует до 7 нм, полупроводниковые компании еще менее спокойны, потому что на кремниевых полупроводниках ширина линий транзисторов снизилась до 7 нм, и возникла неизбежная проблема - знаменитый квантовый туннельный эффект.
В классической физике, когда энергия макроскопической частицы меньше высоты барьера, эта частица не может пересечь этот барьер, но для микроскопических частиц в это время существует двойственность волновых частиц, и появляется магический квантовый эффект, даже если Если энергия ниже высоты барьера, все же существует определенная вероятность того, что она может прорваться через барьер, что вызовет большую проблему. Этот электрон прошел в конце. Если он не обнаружен, логический логит выдает 0 или 1, ответ неизвестен, затем центральный процессор Это не сработает, поэтому мы должны предотвратить эту проблему.
Intel, TSMC, Samsung и другие производители полупроводниковых технологий провели исследования по этому вопросу, все еще есть некоторые меры, чтобы предотвратить появление эффекта квантового туннелирования. Для полупроводников на основе кремния Intel - это перспектива ограничения процесса - 5 нм или 3 нм, слова Samsung Последующее наблюдение будет состоять из процесса LPP 8/7/6/5 / 4nm, а в 4nm будет представлена структура FET с несколькими мостовыми каналами (сокращенный MBCFET, многоканальный полевой транзистор), уникальная технология транзистора с полевым эффектом полевого транзистора GAAFET (логический затвор) Наноламлы преодолевают ограничения физического расширения и архитектуры FinFET.
Отчеты о средах ниже технологии 3 нм основаны не на оксиде кремния, а на новых композиционных полупроводниковых материалах, таких как графен, и все они являются прорывами в лабораторных технологиях и не могут быть массово произведены за короткое время. Однако поиск новых материалов вместо производства кремния Низкоуровневые транзисторы являются одним из наиболее эффективных решений.
Ложь и реальность за нанопроцессом
После прочтения полного текста вы узнаете, что текущий полупроводниковый процесс, называемый 10nm, 7nm, отклонился от исходной категории, уже не является строгим смыслом ширины линии, 16-нм «оптимизированный» можно назвать 12nm, 10nm «оптимизирован» также можно назвать 8nm. Как утверждает закон Мура Конечно, Intel Intel, разумеется, перегружена критикой поведения «цифрового благоустройства» Samsung. На самом деле, с точки зрения параметров плотности транзисторов, 7nm Intel 10nm, кажется, что 10-нм дистоция Intel также простительна, Цель была поставлена слишком высоко, но ее выиграло дружелюбное фирменное наименование. По мнению широкой публики сторона производителя, потому что они не понимали правдоподобности производственного процесса. Технология производства Intel не так уж плоха, она все еще занимает лидирующие позиции в мире. положение.
