این مقاله با اجازه Superpower.com دوباره چاپ شد.
ما اغلب به سایت کنفرانس تلفنی شنیدن، '×× پردازنده با استفاده از فرآیند پیشرفته ترین تولید 10nm، پس چه 10nm نشان دهنده چه معناست؟ فرایند نانو در پایان برای CPU، SOC مهم تر است؟ و با رابطه بین ترانزیستورها، FinFET ها و EUV چیست؟
تولد یک پردازنده، که گام هفتم قرار گرفتن در معرض اشعه ماوراء بنفش از مهم ترین تکنولوژی لیتوگرافی است، و ساخت مدار فرآیند فرآیند لیتوگرافی یکپارچه است به طور مستقیم نشان دهنده وسعت و از تکنولوژی فرایند های پیشرفته آن است، که اشاره به قطعنامه های لیتوگرافی حداقل اندازه خطی که سیستم لیتوگرافی می تواند حل کند و فرآیند، حداقل اندازه ویژگی ترانزیستور در CPU را تعیین می کند.
با توجه به مقررات مربوط به ITRS "فناوری نقشه راه جهانی نیمه هادی ها" در داخل، ما معمولا از 16nm، 14nm، گره 10nm صحبت استفاده می شود برای توصیف شی جبری فناوری نیمههادیها، اما باید آن بر روی یک عنصر نیمه هادی های مختلف می شود ممکن است توصیف نه همان، مثلا، در یک DRAM، ممکن است در سلول DRAM توصیف نیمی از طول حداقل مقدار زمین مجاز نیمه زمین طول زمین نیمه زمین بین دو خط فلز؛ در حالی که در CPU استفاده می شود، پردازنده ممکن است در توصیف حداقل عرض دروازه در ترانزیستور.
به طور کلی، ×× فرایند نانومتر تحت مقیاس پردازش دقیق روند شرح، اما آن را به یک اندازه از ویژگی های دستگاه های نیمه هادی در یک پیکربندی خاص اشاره ندارد، اما حداقل اندازه دقت پردازش است. در اینجا بحث می کنیم سوال این است که در مورد روند پردازنده، زیرا این فرایند را برای عملکرد پردازنده، مصرف برق، گرما آن را به یک موقعیت مهم تر، به تغییر فرآیند تولید برای تاثیر عملکرد CPU بسیار بزرگ است. ما در مورد قبل از صحبت، 14nm است که معمولا استفاده گستره ی دروازه ی ترانزیستور را توصیف کنید.
چرا استفاده از عرض دروازه به جای عرض خط دیگر برای مشخص کردن گره فرآیند؟
این مشکل به طور عمده مربوط به ساختار ترانزیستور، به طور کلی پردازنده داخلی استفاده شده است MOSFET مدار گیت منطقی است، آن را دارای سه الکترود، یک دروازه (دروازه)، یک منبع (منبع)، تخلیه (تخلیه)، که در آن دروازه و منبع تفاوت ولتاژ بین قطب ها می تواند جریان جریان از منبع را به جریان تخلیه کنترل کند، بنابراین دروازه نقش کنترل کننده ایفا می کند.
در همان زمان، مانند الکترون ترانزیستور تحرک، و غیره ویژگی های کاملا در مورد که در آن یونهای ناخالصی و فرآیند تولید تعیین شده است، قابل ملاحظه نمی تواند حرکت کند وابسته است، اما در آن نسبت دروازه ترانزیستور می توانید برخی از مقالهها، همان ولتاژ، کوچکتر عرض دروازه، ممکن است به الکترون جریان به الکترود مثبت، یک الکترود علت نشت منفی از بستر کریستال، و منجر به افزایش مشکلات نشت قدرت استاتیک می باشد.
بنابراین، نقش عرض دروازه بسیار مهم است، عرض دروازه معمولا در نظر گرفته پارامترهای مهم طراحی VLSI، و بنابراین از آن استفاده کنید به عنوان یک برنامه گره فرآیند نیمه هادی از طرف، این مفهوم سنتی از مشخصات تکنولوژی فرآیند است.
پس این معنی این است که هر چه فرایند کوچکتر باشد بهتر است؟
در واقع، شما می خواهید عرض خط کوچکتر است، پس از آن کوچکتر از اندازه از ترانزیستور ها، به طوری که کوچکتر منطقه CPU قالب ساخته شده از آن، قادر به تولید بیش از قالب پردازنده با یک ویفر، پس از آن تقریبا می شود این افزایش درآمد فروش (چیپس های بیشتری) را افزایش می دهد. به نوبه خود، شما همچنین می توانید ترانزیستورهای بیشتری را با همان محل خالی شدن ادغام کنید، و عملکرد CPU بهبود می یابد (البته این مطلق نیست).
در مرحله دوم، با افزایش عرض خط دروازه، ولتاژ کار به ترتیب کاهش می یابد و مصرف برق CPU نیز کاهش می یابد. علاوه بر این، در فرایندهای پیشرفته تر، فرکانس قطع ترانزیستور بهتر عمل خواهد کرد و پردازنده به طور طبیعی کار خواهد کرد. در فرکانس های بالاتر، به طوری که ما اغلب یک SoC خاص، CPU، ما به تصویب رسید 10nm پیشرفته تر، مصرف برق کاهش یافته است ××٪، بهبود فرکانس ××٪، عملکرد بهبود یافته ××٪.
تایمر نیمهرسانای تولیدی شرکت آموزشی ویبولیتین برای مدت زمان طولانی 10 نانومتر تولید شده است. اینتل هنوز به کشتی عرضه نشده است. فرایند شکست ناپذیر اینتل کافی نیست.
چند سال پیش به 14nm اینتل از دوران های 22nm، ما در حال صحبت کردن در مورد اینتل در تکنولوژی فرآیند، حداقل جلوتر از دیگر خانه 3 - بیش از پنج سال است، اما خیلی طول نکشید، ما متوجه شدیم که آنها در واقع پیدا شده است 14nm اینتل جلا بارها و بارها، از به Skylake (14nm)، Kaby دریاچه (14nm +)، قهوه دریاچه (14nm ++)، پس از سه نسل هنوز در حال استفاده، گفته وجود خواهد داشت 14nm + + +، گفته بود بله 10nm مواجه می شوند تعدادی از مشکلات فنی در هنگام زایمان.
در مقابل رقیب TSMC، سامسونگ ریخته گری جاده سریع، گرفتن در گره 16 / 14nm در پیشرفت اینتل، شگفت آور، TSMC، تولید انبوه فرآیند 10nm سامسونگ بسیار زودتر از اینتل، محصولات مرتبط (به عنوان مثال کوالکام Xiaolong 835) در بازار فروخته شده است و یا حتی یک سال تمام، حتی در این سال، TSMC 7nm تولید تراشه، این است چگونه است؟
مردم به 10nm قطعا پیشرفته تر از 14nm، 12nm از 14nm خوب در نظر گرفته شد، هنگامی که اینتل در مورد غرق منفی صدای افکار عمومی بود، اینتل اشاره فرآیند نانومتر پشت رمز و راز 'اعداد چون TSMC، دیجیتال تکنولوژی سامسونگ متفاوت بوده است درجه: زیباسازی در لقب نام، که سرکوب دیجیتال است، هر چند اینتل از دست داده بر روی "دیجیتال"، اما از تمام سطوح از روند در تعدادی از پارامترهای کلیدی فنی برای، در واقع، اینتل حتی بهتر است. قبل از این پدیده در 14 نانومتر اتفاق افتاده است و روند ×× nm در حال حاضر شروع به شکستن دور از دسته اصلی کرده است.
در دوران 14nm، اینتل قبلا یک راز پشت صحنه بازی کرده است
Techinsights همچنین مقایسه کرد، اینتل 14nm در واقع بهتر از 14nm LPE سامسونگ است
اینتل گفت گره روند نشان دهنده تنها عرض خط، اما برای اندازه گیری کیفیت این فرآیند، دروازه پیچ زمین دروازه، فاصله باله باله Pitc، فین پیچ زمین حداقل فلز، پارامتر منطق همراه قد منطق بیشتر ارزش ارتفاع سلول مرجع است. در همین حال مارک بور، عضو ارشد بخش پردازشگر معماری و ادغام اینتل، برای اندازه گیری سطح فرایند نیمه هادی با تراکم ترانزیستور تراست تراستی پیشنهاد کرد و فرمول زیر را پیشنهاد کرد:
مانند فناوری و روز تولید در ماه سپتامبر سال گذشته، شرکت Intel، ابتکار عمل را به انتشار سه 10nm مربوط به پروسه های تکنولوژیکی پارامترهای شاخص، ما اینتل را ببینید در این شاخص های فنی کلیدی حالت تعلیق و یا مورد ضرب و شتم دو نفر دیگر، برای مثال، نور 10nm اینتل لیتوگرافی ایجاد شده توسط باله، فاصله دروازه کوچکتر (توجه داشته باشید که اینتل اعلام کرد که در مقابل فاصله است، عرض خط، حس نسبتا بیشتر نیست) بنابراین، تراکم ترانزیستور است. تقریبا دو برابر TSMC، سامسونگ، رسیدن به هر مربع است میلیون ها ترانزیستور در هر میلی متر، در حالی که حفظ سنت خوب از ارتفاع سلول کم منطقی، دارای مزیت در جمع بندی سه بعدی است.
به تازگی گزارش 10nm Semiwiki، تراکم ترانزیستور 8nm 7nm و فرآیند های سامسونگ که به تراکم ترانزیستور روند 10/8 / 7nm بله 55.10 / 64.4 / 101.23 سنجش / mm2 در. دیده می شود، چگالی ترانزیستور 7nm فرآیند سامسونگ فقط به دنبال 10nm اینتل، که در حال بازی ترفندها است، شما نمی دانید، درست است؟
کجاست که این فرایند محدود است؟
وقتی که این فرایند کمتر از 20nm است، زیرا از یک دی اکسید سیلیکون لایه عایق نازک است، بنابراین تنها تعداد اندکی اتم ضخامت دارد، پس از آن زمان برای ترانزیستور بسیار ناپایدار است، می تواند باعث الکترون های آزاد باعث نشت از طریق سد، در تراشه قدرت ناشی مصرف افزایش می یابد. با این حال این مشکل نسبتا کوچک است، اینتل تا با یک فیلم بالا ثابت دی الکتریک و دروازه یکپارچه فلزی مدار، و FinFET را آشنا زمینه باله ساختار ترانزیستور اثر آمد، مقدار خازن است که با افزایش سطح لایه عایق، در نتیجه کاهش نشت افزایش اندازه فعلی مشکل است. به منظور تولید به طور همزمان یک 7nm عرض، اجماع صنعت لیتوگرافی با استفاده از منبع ماورای بنفش شدید نور EUV، داشتن تعداد کمی از برداشت، نه برای ویژگی های نوری برای تصحیح نزدیکی برای غلبه بر اثرات پراش تولید شده است، اما در حال حاضر هنوز هم تعدادی از مسائل وجود دارد، بنابراین تکنولوژی لیتوگرافی EUV هنوز کاملا بالغ نشده است.
وقتی که این فرایند پیشرفت به زمان 7nm، شرکت نیمه هادی بیشتر نیست آرام، چرا که در نیمه هادی سیلیکون عرض خط از ترانزیستور به 7nm، یک مشکل غیر قابل اجتناب، و آن اثر تونل زنی کوانتومی شناخته شده است.
در فیزیک کلاسیک، ذرات ماکروسکوپی کمتر از ارتفاع سد انرژی است، ذرات در عبور از مانع نیست، اما برای میکرو ذرات، این بار داشتن یک دوگانگی موج-ذره، اثرات کوانتومی سحر و جادو ظاهر شد، حتی انرژی کمتر از ارتفاع مانع است، وجود دارد، هنوز هم احتمال خاص می تواند از طریق سد را بشکند. این باعث شده است که یک مشکل بزرگ، این است که در نظارت الکترونیکی پایان دادن به هیچ، خروجی گیت منطقی 0 و 1 نمی گذشت، جواب را نمیدانید نیست، و سپس CPU این کار نخواهد کرد، بنابراین ما باید از این مشکل جلوگیری کنیم.
اینتل، TSMC، سامسونگ و دیگر تولید نیمه هادی شرکت برش لبه در حال حاضر رسیدگی به این مشکل این مطالعه، هنوز هم وجود دارد تعدادی از اقدامات به نظر می رسد اثر تونل زنی کوانتومی می توان برای نیمه هادی مبتنی بر سیلیکون مانع، اینتل چشم انداز محدودیت های فنی 5nm یا 3nm ؛. سامسونگ مورد است پیگیری خواهد 8/7/6/5 / 4nm روند LPP، و ممکن است ساختار 4nm چند کانال پل FET (اشاره MBCFET از FET چند کاناله)، این GAAFET منحصر به فرد (ترانزیستور فراگیر منطق درست دروازه اثر) فن آوری، استفاده از دو معرفی پلاکت بعدی و غلبه بر محدودیت های توسعه فیزیکی ناشی معماری FinFET را.
و کمتر از فرآیند 3nm در رسانه ها گزارش ها در اکسید سیلیکون مبتنی نیست، بلکه گرافن جدید و سایر مواد نیمه هادی مرکب، و تمام دستیابی به موفقیت فن آوری آزمایشگاهی، تولید نمی جرم در مدت زمان کوتاه، اما جستجو برای مواد جدید به جای سیلیکون برای تولید بیشتر کم فرآیند یک ترانزیستور یک راه حل موثر است.
اشتباه و واقعیت در فرایند فرایند نانو
خواندن نوشتار، شما می روند تولید نیمه هادی فعلی به نام 10nm مطمئن شوید، 7nm از دسته اصلی منحرف شده است، دیگر یک عرض خط در معنای دقیق، 16nm، بهینه سازی، آنچه می تواند 12nm نامیده می شود، 10nm، بهینه سازی، نیز گفته می شود 8nm به عنوان پشتیبانی قانون مور البته اینتل است گاز، با این حال، بارها و بارها مورد انتقاد قرار نظرات سامسونگ، 'زیباسازی دیجیتال TSMC رفتار است. از نقطه نظر عملی پارامتر تراکم ترانزیستور دیدگاه، 7nm≈Intel 10nm سامسونگ، سخت زایی 10nm اینتل به نظر می رسد را ببخشند، هدف مجموعه ای بسیار بالا، آن بود دوستان زیرکانه نام برد تغییر، عموم مردم اما به دلیل وضعیت واقعی انجام تکنولوژی فرآیند را درک و نه باور کلمه برای تولید کنندگان. تکنولوژی فرآیند تولید اینتل است که در واقع آنقدر غیر قابل تحمل نیست، هنوز هم منجر دنیا وضعیت
