Este artigo foi reimpresso com permissão da Superpower.com.
Muitas vezes ouvimos em um local da conferência de telefone, '×× processador utiliza a mais avançada processo de fabricação de 10nm', então o que a 10nm representa o que significa isso? Nanômetros processo no final mais importante para a CPU, SoC? E com Qual é a relação entre transistores, FinFETs e EUV?
O nascimento de uma CPU, que sétima etapa da exposição UV é a tecnologia de litografia mais importante, e processo integrado processo de litografia de fabricação de circuitos é mais diretamente reflete a extensão de sua tecnologia de processo avançado, que se refere à resolução da litografia O tamanho mínimo de linha que o sistema de litografia pode resolver e processar determina o tamanho mínimo do recurso do transistor na CPU.
De acordo com as disposições pertinentes do ITRS "International Technology Roadmap para Semiconductors" no interior, que geralmente falam de 16nm, 14nm, nó de 10 nm é utilizada para descrever a tecnologia de processamento de semicondutores objeto algébrico, mas deve ser em um elemento semicondutor diferente pode ser descrita não é o mesmo como, por exemplo, em uma DRAM, pode ser descrito na célula DRAM metade do comprimento do valor mínimo passo admissível meia-passo comprimento passo metade de inclinação entre as duas linhas de metal, enquanto que utilizado no processador central, a CPU pode ser descrito no A largura mínima do gate no transistor.
Em geral, ×× processo nm descrito sob a escala de processamento de precisão processo, mas ele não se refere a uma dimensão de traço dispositivos semicondutores em uma configuração específica, mas o tamanho mínimo da precisão de processamento. Aqui nós discutimos a pergunta é sobre o processo da CPU, porque o processo para o desempenho da CPU, consumo de energia, o calor que tem uma posição mais importante, para mudar o processo de fabricação para o impacto no desempenho da CPU é muito grande. nós falamos antes, 14nm é comumente usado Descreva a largura do gate do transistor.
Por que usar a largura do gate em vez da largura da outra linha para caracterizar o nó do processo?
Isso está relacionado principalmente ao problema da estrutura do transistor, de modo geral, o circuito de porta lógica interna da CPU usa o MosFET, que possui três eletrodos, um gate, uma fonte, um dreno, um gate e uma fonte. A diferença de tensão entre os pólos pode controlar a corrente que flui da fonte para o dreno, de modo que o portão desempenha um papel de controle.
Ao mesmo tempo, as características tais como a mobilidade do elétron do transistor são completamente dependentes dos íons doping e do processo de produção, basicamente não podem se mover, mas a relação do comprimento e da largura da porta do transistor pode ainda ser usada de fato. Quanto menor a largura da porta, os elétrons podem fluir através do substrato de cristal do eletrodo negativo para o eletrodo positivo, resultando em vazamento, e o problema de vazamento levará a um aumento no consumo de energia estática.
Portanto, o efeito da largura da linha de entrada é muito importante: a largura da linha de entrada é geralmente o parâmetro mais importante para o projeto de circuitos VLSI e é, portanto, referida como o nó do processo semicondutor.
Então, o que isso significa é que quanto menor o processo, melhor?
Na verdade, quanto menor a largura da linha, menor o tamanho de um único transistor.Quanto menor o tamanho do dado da CPU, mais o wafer pode ser produzido na mesma bolacha. Isso aumenta a receita do fornecedor (mais chips). Por sua vez, você também pode integrar mais transistores com a mesma área de dados e o desempenho da CPU melhorará (claro, isso não é absoluto).
Em segundo lugar, à medida que a largura da linha de entrada se torna menor, a tensão de operação será reduzida e o consumo de energia da CPU também será reduzido.Além disso, em processos mais avançados, a frequência de corte do transistor terá melhor desempenho e a CPU funcionará naturalmente. Em frequências mais altas, vemos frequentemente So-SoCs, as CPUs dizem que adotamos um 10nm mais avançado, o consumo de energia diminuiu em ××%, a frequência aumentou em ××% e o desempenho aumentou em ××%.
Taiwan Semiconductor Manufacturing Co., Ltd. já produz em massa 10nm por um longo tempo.Intel ainda não despachado.O processo invencível da Intel falhou.
Alguns anos atrás para o 14nm Intel da era 22nm, nós estamos falando sobre a Intel em tecnologia de processo, pelo menos, à frente dos outros em casa 3 - mais de cinco anos, mas não durou muito tempo, descobrimos que eles realmente encontraram Intel 14nm polido uma e outra vez, de Skylake (14nm), Kaby Lake (14nm +), Coffee Lake (14nm ++), após três gerações ainda em uso, diz-se que haverá 14nm +++, havia dito sim 10nm encontrou um número de problemas técnicos no parto.
Olhando para trás, a rival TSMC, a Samsung deu um passo na estrada OEM, alcançando o progresso da Intel no nó 16 / 14nm Surpreendentemente, a Taiwan Semiconductor Manufacturing Co., a produção em massa de processo de 10nm da Samsung era muito anterior à da Intel. Qualcomm Xiaolong 835) foram vendidos no mercado ou até mesmo um ano inteiro, mesmo este ano, TSMC 7nm produção de chips, este é como é?
Pessoas foram considerados 10nm certamente mais avançado do que 14nm, 12nm de 14nm bom, quando a Intel estava prestes a afogar-voz da opinião pública negativa, Intel apontam nanômetros processo por trás dos números 'mistério' porque TSMC, a tecnologia da Samsung digital de ter sido diferente o grau de 'embelezamento' nos truques de nome, que é a repressão 'digital', embora Intel perdeu no 'digital', mas de todos os níveis do processo em uma série de parâmetros técnicos fundamentais para, de fato, a Intel ainda melhor. antes Este fenômeno ocorreu em 14nm, e o processo ×× nm já começou a se afastar da categoria original, e todo mundo começa a falsificar.
Na era 14nm, a Intel já jogou um segredo nos bastidores
Techinsights também fez uma comparação, Intel 14nm é de fato melhor do que a Samsung 14nm LPE
Intel referidos nodos processo representam apenas a largura de linha, mas para medir a qualidade do presente processo, Portão Passo Passo portão, espaçamento Fin PITC, Fin Afastamento inclinação mínima do metal, parâmetro Lógica altura da célula é o valor de referência de altura de células mais lógica. Entretanto Mark Bohr, membro sênior da Divisão de Arquitetura e Integração de Processadores da Intel, propôs medir o nível do processo de semicondutor com a densidade do transistor Densidade do transistor e propôs a seguinte fórmula:
Tais como a Tecnologia e Dia Manufacturing em setembro do ano passado, a Intel realizou, a iniciativa de publicar os três de 10 nm relacionados ao processo de parâmetros indicadores técnicos, vemos Intel sobre esses indicadores técnicos principais são suspensos ou batidos os outros dois, por exemplo, luz 10nm da Intel litografia criada pela barbatana, o intervalo de porta é menor (nota que a Intel anunciou que contraste intervalo, não é uma largura de linha, relativamente mais sentido). Portanto, a densidade transistor quase duas vezes mais TSMC, Samsung, atingindo cada quadrado Milhões de transistores por milímetro, embora mantendo a boa tradição de baixa altura lógica das células, tem uma vantagem no empilhamento 3D.
Informou recentemente 10nm Semiwiki, densidades do transistor 8NM 7nm e processo de Samsung que a densidade transistor processo 10/8 / 7nm são sim 55.10 / 64,4 / 101,23 mtr / mm2. Pode ser visto, a densidade transistor processo Samsung 7nm Apenas para perseguir o Intel 10nm, quem está jogando truques, você não sabe, certo?
Onde está o limite desse processo?
Quando o processo é menos do que 20 nm, por causa de uma fina camada isolante de dióxido de silício, de modo que apenas alguns átomos de espessura, em seguida, o tempo para o transistor é muito instável, pode fazer com que electrões livres causam fugas através da barreira, o que resulta em chip de potência consumo aumenta. no entanto, este problema é relativamente pequena, a Intel surgiu com uma película de alta constante dieléctrica e um circuito de porta integrada de metal, e campo de barbatana FinFET familiarizados estrutura transistor de efeito, o valor da capacidade é aumentada por aumento da área de superfície da camada de isolamento, reduzindo assim o vazamento o tamanho actual do problema., a fim de produzir simultaneamente um 7nm largura, a indústria de consenso é uma litografia utilizando fonte ultravioleta extremo EUV luz, tendo um pequeno número de impressões, não para as características ópticas de correcção de proximidade para superar os efeitos de difraco produzidas, mas, actualmente, ainda há um certo número de questões, assim A tecnologia de litografia EUV ainda não está totalmente madura.
Quando o processo avança para o tempo 7nm, mais empresas de semicondutores não são calmas, porque na largura da linha de semicondutores de silício do transistor até 7nm, um problema inevitável, e é bem conhecido efeito de tunelamento quântico.
Na física clássica, partículas macroscópicas é menor do que a altura da barreira de energia, as partículas não são passar através da barreira, mas para as micro-partículas, desta vez tendo uma dualidade onda-partícula, efeitos quânticos mágicas apareceram, mesmo energia abaixo da altura da barreira, ainda há uma certa probabilidade pode romper a barreira. para isso causou um grande problema, isso não é passado no monitoramento eletrônico fim não, a saída da porta lógica 0 ou 1, não sei a resposta, então a CPU Isso não funcionará, portanto, devemos evitar que esse problema aconteça.
Intel, TSMC, Samsung e outras empresas de ponta de fabricação de semicondutores já estão resolver este problema o estudo, há ainda uma série de medidas parece efeito de tunelamento quântico pode ser prevenida por semicondutores baseados em silício, a Intel é a perspectiva de limites tecnológicos é 5 nm ou 3Nm ;. caso Samsung seguimento será 8/7/6/5 / 4nm processo LPP, e pode introduzir estrutura 4nm multicanal ponte FET (referido MBCFET, o FET multi-canais), o GAAFET único (transistor surround de lógica de campo portão efeito) de tecnologia, o uso de dois Nano-lamelas superam as limitações da expansão física e da arquitetura FinFET.
E menos de processo 3Nm na mídia relatórios não são baseados em óxido de silício, mas o novo grafeno e outros materiais semicondutores compostos, e tudo o avanço da tecnologia de laboratório, não produção em massa dentro de um curto período de tempo, mas a busca por novos materiais, em vez de silício para produzir mais Transistores de baixo nível são uma das soluções mais eficazes.
O falso e a realidade por trás do processo de nano-processo
Leia o texto, você vai conhecer o processo de fabricação de semicondutores atual chamado 10nm, 7nm se desviou da categoria original, não é mais uma largura de linha em sentido estrito, 16nm 'otimização' o que pode ser chamado de 12nm, 10nm 'otimização' também pode ser chamado 8NM. Como suporte a Lei de Moore curso da Intel é o gás, no entanto, criticado repetidamente Comentários Samsung, o comportamento digital de embelezar 'TSMC. do ponto prático do parâmetro de densidade transistor vista, 7nm≈Intel 10nm Samsung, distocia 10nm da Intel parece perdoado, -alvo muito alto, foi os amigos habilmente mudou o nome da vitória, o público em geral, mas porque a situação actual não entendem a tecnologia de processo em vez acreditar palavra para os fabricantes. tecnologia de processo de fabricação da Intel na verdade não é tão insuportável, ainda lidera o mundo Status.
