Questo articolo è stato ristampato con il permesso di Superpower.com.
Sentiamo spesso in un sito per conferenze telefoniche che il processore × × è prodotto utilizzando il processo a 10 nm più avanzato. Che cosa significa questo 10 nm? Qual è l'importanza dei nano-processi per CPU e SoC? Qual è la relazione tra transistor, FinFET e EUV?
La nascita di una CPU, che settimo stadio di esposizione UV è la più importante tecnologia litografica e integrato processo di processo di litografia fabbricazione dei circuiti è più direttamente riflette la misura della sua tecnologia di processo, che si riferisce alla risoluzione della litografia La dimensione minima della linea che il sistema di litografia può risolvere ed elaborare determina la dimensione minima della caratteristica del transistor nella CPU.
Secondo le pertinenti disposizioni della ITRS "International Technology Roadmap for Semiconductors" dentro, di solito si parla di 16nm, 14nm, il nodo 10nm è usato per descrivere la tecnologia di processo dei semiconduttori oggetto algebrico, ma dovrebbe essere su un diverso elemento semiconduttore possono essere descritte non è la stessa come, ad esempio, in una DRAM, può essere descritto nella cella DRAM metà della lunghezza del valore minimo campo ammissibile mezzo passo lunghezza primitiva mezzo passo tra le due linee di metallo, mentre usato nella CPU, la CPU può essere descritta nel La larghezza minima del gate nel transistor.
In generale, il processo ×× nm descrive la precisione della scala di processo, ma non si riferisce alle dimensioni della feature di una specifica struttura in un dispositivo a semiconduttore, ma piuttosto alla dimensione minima dell'accuratezza del processo. Riguarda il processo della CPU, perché il processo ha un ruolo importante in termini di prestazioni della CPU, consumo energetico e generazione di calore.Il cambiamento del processo ha un enorme effetto sulle prestazioni della CPU Come abbiamo già detto, 14nm è solitamente utilizzato per Descrivi la larghezza del gate del transistor.
Perché utilizzare la larghezza del gate invece dell'altra larghezza della linea per caratterizzare il nodo del processo?
Questo è principalmente legato al problema della struttura dei transistor: in generale, il circuito di gate logico interno della CPU utilizza il MosFET, che ha tre elettrodi, un gate, una source, uno drain, un gate e una source. La differenza di tensione tra i poli può controllare la corrente che scorre dalla sorgente allo scarico, quindi il gate svolge un ruolo di controllo.
Allo stesso tempo, le caratteristiche come la mobilità degli elettroni a transistor dipendono completamente dagli ioni droganti e il processo di produzione, fondamentalmente non può muoversi, ma il rapporto lunghezza e larghezza del gate transistor può ancora essere utilizzato come dato di fatto. Più piccola è la larghezza del gate, gli elettroni possono fluire attraverso il substrato di cristallo dall'elettrodo negativo all'elettrodo positivo, causando perdite e il problema di dispersione porterà ad un aumento del consumo di energia statica.
Pertanto, l'effetto della larghezza della linea di gate è molto importante.La larghezza della linea di gate è solitamente il parametro più importante per la progettazione dei circuiti VLSI ed è quindi indicata come il nodo del processo a semiconduttore.
Quindi, cosa vuol dire che più è piccolo il processo, meglio è?
In effetti, si pensa, più piccola è la larghezza della linea, minore è la dimensione di un singolo transistor, più piccola è la dimensione della matrice della CPU, più la matrice di wafer può essere prodotta sullo stesso wafer. Ciò aumenta le entrate del fornitore (più chip). A sua volta, puoi anche integrare più transistor con la stessa area del die e le prestazioni della CPU miglioreranno (ovviamente, questo non è assoluto).
In secondo luogo, man mano che la larghezza della linea di gate si riduce, la tensione operativa verrà ridotta di conseguenza e anche il consumo energetico della CPU sarà ridotto.Inoltre, con processi più avanzati, la frequenza di interruzione dei transistor migliorerà e la CPU funzionerà naturalmente. A frequenze più alte vediamo spesso So-SoC, le CPU dicono che abbiamo adottato un 10nm più avanzato, il consumo di energia è diminuito di ××%, la frequenza è aumentata di ××% e le prestazioni sono aumentate di ××%.
Taiwan Semiconductor Manufacturing Co., Ltd. ha già prodotto in serie 10nm per un lungo periodo di tempo, Intel non è ancora stata spedita, il processo invincibile di Intel è fallito.
Alcuni anni fa nel 14nm Intel da un'epoca a 22 nm, stiamo parlando di Intel nella tecnologia di processo, almeno davanti all'altra casa 3 - più di cinque anni, ma non durò a lungo, abbiamo scoperto che in realtà trovato Intel 14nm lucido più e più volte, da Skylake (14nm), Kaby Lake (14nm +), Lago di caffè (14nm ++), dopo tre generazioni ancora in uso, si dice ci sarà 14nm +++, aveva detto di sì 10nm ha incontrato una serie di problemi tecnici durante il parto.
In contrasto rivale TSMC, Samsung fonderia strada a scorrimento veloce, recuperare il ritardo sul nodo 16 / 14nm sui progressi di Intel, a sorpresa, TSMC, la produzione di massa di processo 10nm di Samsung molto prima di Intel, prodotti correlati (ad esempio, Qualcomm Xiaolong 835) sono stati venduti sul mercato o anche un intero anno, anche quest'anno, TSMC 7nm produzione di chip, questo è come è?
Le persone sono stati considerati 10nm certamente più avanzato di 14nm, 12nm di 14nm buona, quando Intel stava per annegare negativo voce opinione pubblica, Intel sottolineare processo nanometri dietro i numeri 'mistero', perché TSMC, la tecnologia digitale di Samsung sarebbe stata diversa Il grado di "abbellimento" è un po 'intelligente in termini di denominazione, cioè soppressione "digitale": sebbene Intel abbia perso in "digitale", Intel è in realtà superiore a alcuni parametri tecnici chiave in vari aspetti del processo. 14nm volta aveva questa situazione, ×× processo nm è iniziata dal campo di applicazione originale, abbiamo cominciato a 'la frode'.
Nell'era dei 14 nm, Intel ha già giocato un segreto dietro le quinte
Techinsights ha anche fatto un paragone, Intel 14nm è davvero migliore di 14nm LPE di Samsung
Intel detti nodi di processo rappresentano solo lo spessore della linea, ma per misurare la qualità di questo processo, Cancello Pitch passo porta, passo alette Fin Pitc, Pinna Pitch piazzola metallica minima, parametro Logic Altezza cella è il valore di riferimento altezza della cella più logica. Nel frattempo architettura del processore Intel ed integrazione teste, senior fellow Mark Bohr proposto al transistor densità di transistor densità della tecnologia dei semiconduttori per misurare il livello, e ha proposto la seguente formula:
Come ad esempio la tecnologia e il giorno di produzione nel settembre dello scorso anno, Intel ha tenuto, l'iniziativa di pubblicare gli indicatori di parametri tecnici relativi al processo di tre 10nm, vediamo Intel su questi indicatori tecnici chiave sono sospesi o battuti gli altri due, per esempio, la luce 10nm di Intel litografia creato dalla pinna, l'intervallo é di dimensioni minori (nota che Intel comunica che intervallo di contrasto, non è una larghezza linea, relativamente più senso). Pertanto, la densità di transistor quasi il doppio TSMC, Samsung, raggiungendo ogni quadrato mm 100 000 000 transistori, pur mantenendo una bassa altezza dell'unità logica multa vantaggio pila tradizione in 3D.
Recentemente riportato 10nm Semiwiki, densità di transistor 8nm 7nm e il processo di Samsung che la densità transistor processo 10/8 / 7nm sono sì 55.10 / 64,4 / 101.23 MTR / mm2. Può essere visto, la densità di transistor processo di Samsung 7nm Solo per perseguire Intel 10nm, che sta giocando brutti scherzi, non lo sai, giusto?
Dov'è il limite di quel processo?
Quando il processo è inferiore a 20 nm, a causa di un sottile strato isolante di biossido di silicio, in modo che solo pochi atomi di spessore, quindi il tempo per il transistore è molto instabile, può causare elettroni liberi causano perdita attraverso la barriera, con conseguente chip di potenza aumenta il consumo. Tuttavia, questo problema è piuttosto piccolo, Intel avvicinò con un elevato film dielettrico costante ed un circuito porta integrato metallo, e FinFET familiare campo pinna struttura di transistore effetto, il valore della capacità è aumentata aumentando la superficie dello strato isolante, riducendo in tal modo perdite la dimensione corrente del problema. per produrre simultaneamente una 7nm larghezza, industria consenso è una litografia utilizzando sorgente ultravioletta estrema EUV luce, avente un piccolo numero di impressioni, non per funzioni di correzione vicinanza ottiche per superare gli effetti di diffrazione prodotti, ma al momento non vi sono ancora alcuni problemi, così La tecnologia litografia EUV non è ancora completamente maturo.
Quando il processo avanza al tempo 7nm, più società di semiconduttori non sono calme, perché sulla larghezza della linea silicio semiconduttore del transistore fino a 7nm, un problema inevitabile, ed è ben noto effetto effetto tunnel.
In fisica classica, particelle macroscopiche è inferiore all'altezza barriera energetica, le particelle non vengono passano attraverso la barriera, ma per i micro-particelle, questa volta con un dualità onda-particella, effetti quantistici magici apparsi anche energia sotto dell'altezza di barriera, c'è ancora una certa probabilità può rompere la barriera. a questo ha causato un grosso problema, questo non viene passato alla fine di monitoraggio elettronico senza l'uscita della porta logica di 0 o 1, non si conosce la risposta, allora la CPU non funziona, in modo da porre fine a questo problema.
Intel, TSMC, Samsung e altre di produzione dei semiconduttori aziende all'avanguardia sono già affrontare questo problema lo studio, ci sono ancora una serie di misure appare effetto tunnel quantistico può essere impedita per semiconduttori a base di silicio, Intel è la prospettiva limiti tecnologici è 5nm o 3nm ;. Samsung caso follow-up sarà 8/7/6/5 / 4nm processo LPP, e può introdurre 4nm più struttura di canale ponte FET (denominato MBCFET, il FET multicanale), il GAAFET unica tecnologia (surround logica campo cancello effetto transistor), l'uso di due Le nano-lamelle superano i limiti dell'espansione fisica e dell'architettura FinFET.
E meno di processo 3nm sui rapporti dei media non sono basate su ossido di silicio, ma il nuovo grafene e altri materiali semiconduttori composti, e tutta la tecnologia di laboratorio di innovazione, non la produzione di massa entro un breve periodo di tempo, ma la ricerca di nuovi materiali, invece di silicio per produrre di più I transistor di basso livello sono una delle soluzioni più efficaci.
Il falso e la realtà dietro processo di processo nano
Leggi il testo, si saprà il processo di produzione di semiconduttori corrente chiamata 10nm, 7nm ha deviato dalla categoria originale, non è più una larghezza della linea in senso stretto, 16nm 'ottimizzazione' quello che può essere chiamato 12nm, 10nm 'ottimizzazione' può anche essere chiamato 8Nm. A supporto Legge di Moore corso di Intel è il gas, invece, più volte criticato Commenti Samsung, TSMC 'digitale abbellisca' comportamento. dal punto di vista pratico del parametro di densità transistor vista, 7nm≈Intel 10nm Samsung, 10nm distocia di Intel sembra perdonato, obiettivo troppo alto, è stato Amici astutamente ha cambiato il nome della vittoria, il pubblico in generale, ma perché la situazione attuale non capiscono la tecnologia di processo piuttosto credere parola per i produttori. tecnologia di processo di produzione di Intel è in realtà non è così insopportabile, porta ancora il mondo posizione.
