इस लेख को Superpower.com से अनुमति के साथ दोबारा मुद्रित किया गया था।
हम अक्सर एक फोन सम्मेलन साइट में सुना है, '×× प्रोसेसर सबसे उन्नत 10nm विनिर्माण प्रक्रिया का उपयोग करता है', तो क्या 10nm का प्रतिनिधित्व करता है यह क्या मतलब है? अंत में नैनोमीटर प्रक्रिया सीपीयू, SoC के लिए अधिक महत्वपूर्ण है? और साथ ट्रांजिस्टर, फिनफेट और ईयूवी के बीच संबंध क्या है?
एक सीपीयू, जो यूवी जोखिम के सातवें चरण के सबसे महत्वपूर्ण लिथोग्राफी तकनीक है के जन्म, और एकीकृत परिपथ विनिर्माण प्रक्रिया लिथोग्राफी प्रक्रिया सबसे सीधे है इसकी उन्नत प्रक्रिया प्रौद्योगिकी की हद तक है, जो लिथोग्राफी के संकल्प को दर्शाता है दर्शाता है लिथोग्राफी सिस्टम संकल्प और प्रक्रिया को न्यूनतम लाइन आकार सीपीयू में ट्रांजिस्टर के न्यूनतम फीचर आकार को निर्धारित करता है।
"अर्धचालक के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप" ITRS के प्रासंगिक प्रावधानों के अनुसार अंदर, हम आम तौर 16nm, 14nm, 10nm नोड की बात करते हैं वस्तु बीजीय अर्धचालक प्रक्रिया प्रौद्योगिकी का वर्णन किया जाता है, लेकिन यह एक अलग अर्धचालक तत्व पर होना चाहिए वर्णन किया जा सकता के रूप में, कहते हैं, एक DRAM में, DRAM सेल में वर्णित किया जा सकता न्यूनतम स्वीकार्य पिच मूल्य आधा पिच दो धातु लाइनों के बीच पिच आधा पिच की लंबाई के आधे लंबाई ही नहीं, जबकि सीपीयू में इस्तेमाल किया, सीपीयू में वर्णित किया जा सकता ट्रांजिस्टर में न्यूनतम गेट चौड़ाई।
सामान्य तौर पर, ×× एनएम प्रोसेस प्रक्रिया परिशुद्धता प्रसंस्करण पैमाने के तहत वर्णित है, लेकिन यह एक विशिष्ट विन्यास में अर्धचालक उपकरणों की एक विशेषता आकार का उल्लेख नहीं करता, लेकिन संसाधन सटीकता के न्यूनतम आकार। यहाँ हम चर्चा सवाल है, क्योंकि सीपीयू प्रदर्शन, बिजली की खपत, गर्मी यह एक अधिक महत्वपूर्ण स्थान, सीपीयू प्रदर्शन प्रभाव के लिए विनिर्माण प्रक्रिया को बदलने के लिए है के लिए प्रक्रिया है बहुत बड़ी। हम के बारे में पहले बात की है, सीपीयू की प्रक्रिया के बारे में है 14nm आमतौर पर इस्तेमाल किया जाता है ट्रांजिस्टर की गेट चौड़ाई का वर्णन करें।
प्रक्रिया नोड की विशेषता के लिए अन्य लाइन चौड़ाई की बजाय गेट चौड़ाई का उपयोग क्यों करें?
यह समस्या मुख्य रूप से ट्रांजिस्टर, आम तौर पर आंतरिक सीपीयू प्रयोग किया जाता है MOSFET लॉजिक गेट सर्किट की संरचना से संबंधित है, यह तीन इलेक्ट्रोड, एक गेट (गेट), एक स्रोत (स्रोत), एक नाली (नाली), जिसमें गेट और स्रोत है ध्रुवों के बीच वोल्टेज अंतर स्रोत से बहने वाले प्रवाह को नियंत्रित कर सकता है, इसलिए गेट एक नियंत्रित भूमिका निभाता है।
इसी समय, इस तरह के इलेक्ट्रॉन गतिशीलता ट्रांजिस्टर, आदि के रूप में विशेषताओं पूरी तरह से इस मामले में जहां dopant आयनों और उत्पादन की प्रक्रिया निर्धारित किया जाता है काफी हद तक नहीं ले जा सकते, पर निर्भर हैं, लेकिन ट्रांजिस्टर के गेट के पहलू अनुपात कुछ लेख कर सकते हैं जिसमें, एक ही वोल्टेज, छोटे गेट चौड़ाई, यह सकारात्मक इलेक्ट्रोड के लिए प्रवाह, क्रिस्टल सब्सट्रेट से एक नकारात्मक इलेक्ट्रोड कारण रिसाव इलेक्ट्रॉन के लिए, और वृद्धि रिसाव समस्याओं को जन्म दे स्थिर शक्ति संभव है।
इसलिए, गेट चौड़ाई भूमिका बहुत महत्वपूर्ण है, गेट चौड़ाई आमतौर पर वीएलएसआई डिजाइन का सबसे महत्वपूर्ण पैरामीटर माना जाता है, और इसलिए की ओर से एक अर्धचालक प्रक्रिया नोड कार्यक्रम के रूप में उपयोग, इस प्रक्रिया प्रौद्योगिकी विनिर्देशों के पारंपरिक अर्थों है।
तो इसका मतलब यह है कि प्रक्रिया को छोटा, बेहतर?
दरअसल, आपको लगता है कि लाइन चौड़ाई जितनी छोटी होगी, एक ट्रांजिस्टर के आकार को छोटा होगा। सीपीयू के मरने के आकार जितना छोटा होगा, वही वेफर पर अधिक वेफर डाई जा सकती है। इससे विक्रेता राजस्व (अधिक चिप्स) बढ़ जाता है। बदले में, आप एक ही मर क्षेत्र के साथ अधिक ट्रांजिस्टर को एकीकृत भी कर सकते हैं, और सीपीयू प्रदर्शन में सुधार होगा (बेशक, यह पूर्ण नहीं है)।
दूसरा, क्योंकि गेट चौड़ाई छोटी है, तो ऑपरेटिंग वोल्टेज तदनुसार कम हो जाएगा, सीपीयू बिजली की खपत कम हो सकता है, यह भी एक और अधिक उन्नत प्रौद्योगिकी के क्षेत्र में, ट्रांजिस्टर कटऑफ आवृत्ति बेहतर प्रदर्शन करना होगा, सीपीयू स्वाभाविक रूप से काम करते हैं उच्च आवृत्तियों पर, तो हम अक्सर देखते हैं एक निश्चित SoC, सीपीयू, हम और अधिक उन्नत 10nm, बिजली की खपत ××% से गिरा दिया, सुधार आवृत्ति ××% अपनाया है, प्रदर्शन में सुधार किया ××%।
ताइवान सेमीकंडक्टर विनिर्माण कं, लिमिटेड पहले से ही लंबे समय से बड़े पैमाने पर 10 एनएम उत्पादन कर चुका है। इंटेल अभी तक नहीं भेजा गया है। इंटेल की अजेय प्रक्रिया विफल रही है।
कुछ साल पहले 22nm युग से इंटेल 14nm में, हम, प्रक्रिया प्रौद्योगिकी के क्षेत्र में इंटेल के बारे में बात कर रहे हैं अन्य घर 3 के कम से कम आगे - पाँच साल से ज्यादा है, लेकिन लंबे समय तक नहीं, हमने पाया है कि वे वास्तव में पाया इंटेल 14nm से अधिक पॉलिश और फिर, Skylake से (14nm), Kaby झील (14nm +), कॉफी झील (14nm ++), अभी भी प्रयोग में तीन पीढ़ियों के बाद, यह कहा जाता 14nm होगा +++, हाँ 10nm प्रसव में तकनीकी समस्याओं का एक नंबर का सामना करना पड़ा ने कहा था।
इसके विपरीत प्रतिद्वंद्वी TSMC, सैमसंग फाउंड्री सड़क तेजी में, आश्चर्यजनक रूप से, TSMC, बहुत पहले इंटेल की तुलना में सैमसंग की 10nm प्रक्रिया बड़े पैमाने पर उत्पादन, संबंधित उत्पादों इंटेल की प्रगति के बारे में 16 / 14nm नोड पर पकड़ (जैसे क्वालकॉम Xiaolong 835) या यहां तक कि इस साल बाजार में बेच दिया गया है यहां तक कि एक पूरे वर्ष, TSMC चिप उत्पादन 7nm हैं, तो यह क्या है?
लोग 10nm 14nm से निश्चित रूप से और अधिक उन्नत, 14nm अच्छे से 12nm करने के लिए विचार किया गया, जब इंटेल के बारे में नकारात्मक जनता की राय आवाज डूब गया था, इंटेल बाहर नैनोमीटर प्रक्रिया संख्या 'रहस्य' के पीछे बात क्योंकि TSMC, सैमसंग की प्रौद्योगिकी डिजिटल अलग कर दिया गया है नाम चालबाज़ियों में 'सौंदर्यीकरण' की डिग्री है, कि 'डिजिटल' दमन है, हालांकि इंटेल वास्तव में 'डिजिटल' पर खो दिया है, लेकिन के लिए मुख्य तकनीकी मानकों की संख्या में प्रक्रिया के सभी स्तरों से, इंटेल और भी बेहतर। से पहले 14nm एक बार, इस स्थिति थी ×× एनएम प्रोसेस मूल दायरे से शुरू कर दिया है, हम 'फ्रॉड' शुरू कर दिया।
14nm युग, इंटेल उजागर कर दिया है कि एक बार पर्दे के पीछे रहस्य
Techinsights तुलना, इंटेल 14nm वास्तव में सैमसंग की 14nm LPE से बेहतर किया
इंटेल ने कहा कि प्रक्रिया नोड्स केवल लाइन चौड़ाई का प्रतिनिधित्व करते हैं, लेकिन इस प्रक्रिया की गुणवत्ता को मापने के लिए, गेट पिच फाटक पिच, फिन pitc फिन रिक्ति, फिन पिच न्यूनतम धातु पिच, तर्क सेल ऊंचाई पैरामीटर अधिक तर्क सेल ऊंचाई संदर्भ मूल्य है। इस बीच इंटेल प्रोसेसर आर्किटेक्चर और एकीकरण विभाग के प्रमुख, सीनियर फेलो मार्क बोह्र अर्धचालक प्रौद्योगिकी का घनत्व ट्रांजिस्टर घनत्व ट्रांजिस्टर के स्तर को मापने के लिए प्रस्तावित है, और निम्न सूत्र प्रस्तावित:
प्रौद्योगिकी और सितंबर में विनिर्माण दिवस पिछले साल के रूप में इस तरह के, इंटेल का आयोजन किया, पहल तीन 10nm प्रक्रिया से संबंधित तकनीकी मापदंडों संकेतक प्रकाशित करने के लिए, हम इन महत्वपूर्ण तकनीकी संकेतक निलंबित या पीटा अन्य दो हैं पर इंटेल देखते हैं, उदाहरण के लिए, इंटेल 10nm प्रकाश के लिए फिन द्वारा बनाई लिथोग्राफी, गेट अंतराल छोटे (नोट इंटेल ने घोषणा की है कि उस अंतराल इसके विपरीत, एक लाइन की चौड़ाई, अपेक्षाकृत अधिक भावना नहीं है)। इसलिए, ट्रांजिस्टर घनत्व लगभग दो बार TSMC, सैमसंग के रूप में, हर वर्ग तक पहुंच गया है मिमी 100 000 000 ट्रांजिस्टर, जबकि 3 डी में ठीक तर्क इकाई परंपरा ढेर लाभ के एक कम ऊंचाई को बनाए रखने।
हाल ही में Semiwiki 10nm, 8nm 7nm ट्रांजिस्टर घनत्व और सैमसंग प्रक्रिया है कि ट्रांजिस्टर घनत्व 10/8 / 7nm प्रक्रिया हाँ 55.10 / 64.4 / 101.23 एमटीआर / mm2। देखा जा सकता है, ट्रांजिस्टर घनत्व सैमसंग प्रक्रिया 7nm हैं सूचना दी अभी मुश्किल से इंटेल 10nm पर पकड़, जो चाल खेल रहा था, तो आप यह पता नहीं होगा?
कहाँ प्रक्रिया में सीमा होती है?
जब प्रक्रिया क्योंकि एक पतली सिलिकॉन डाइऑक्साइड रोधक परत की 20nm से कम है, है, तो केवल कुछ परमाणुओं मोटी, तो ट्रांजिस्टर के लिए समय बहुत अस्थिर है, पैदा कर सकता है मुक्त इलेक्ट्रॉनों बाधा के माध्यम से रिसाव के कारण, बिजली चिप में जिसके परिणामस्वरूप खपत बढ़ जाती है। हालांकि, इस समस्या काफी छोटा है, इंटेल ऊपर एक उच्च ढांकता हुआ निरंतर फिल्म और एक धातु गेट एकीकृत परिपथ, और परिचित FinFET पंख क्षेत्र प्रभाव ट्रांजिस्टर संरचना के साथ आया था, समाई मूल्य रोधक परत की सतह क्षेत्र बढ़ रही है, जिससे रिसाव को कम करने की वृद्धि हुई है समस्या के वर्तमान आकार। आदेश एक साथ एक चौड़ाई 7nm निर्माण करने के लिए, उद्योग आम सहमति चरम पराबैंगनी EUV प्रकाश स्रोत का उपयोग, उत्पादन विवर्तन प्रभावों को दूर करने के लिए ऑप्टिकल निकटता सुधार सुविधाओं के लिए नहीं छापों की एक छोटी संख्या, फिर भी एक लिथोग्राफी है, लेकिन वर्तमान में वहाँ अभी भी कई मुद्दों हैं, इसलिए लिथोग्राफी EUV प्रौद्योगिकी अभी तक पूरी तरह परिपक्व नहीं है।
प्रक्रिया 7nm समय की ओर बढ़ जाता है, अधिक अर्धचालक कंपनियों नहीं शांत है, क्योंकि 7nm, एक अपरिहार्य समस्या के लिए नीचे ट्रांजिस्टर की सिलिकॉन अर्धचालक लाइन चौड़ाई पर हैं, और यह अच्छी तरह से ज्ञात क्वांटम सुरंग प्रभाव है।
शास्त्रीय भौतिकी में, स्थूल कणों ऊर्जा बाधा ऊंचाई से भी कम है, कण बाधा के माध्यम से पारित नहीं कर रहे हैं, लेकिन सूक्ष्म कणों के लिए, इस बार एक लहर कण द्वंद्व होने, जादू क्वांटम प्रभाव दिखाई दिया, यहां तक कि बाधा ऊंचाई के नीचे ऊर्जा, वहां अभी भी एक निश्चित संभावना बाधा के माध्यम से तोड़ सकते हैं है। यह एक बड़ी समस्या का कारण है के लिए, यह कोई अंत इलेक्ट्रॉनिक निगरानी, 0 या 1 के तर्क फाटक उत्पादन में पारित नहीं किया जाता है, इस सवाल का जवाब पता नहीं है, तो सीपीयू यह काम नहीं करता है, तो इस समस्या को समाप्त कर दिया है।
इंटेल, TSMC, सैमसंग और अन्य अर्धचालक विनिर्माण अत्याधुनिक कंपनियों को पहले से ही इस समस्या का अध्ययन को संबोधित कर रहे हैं, वहां अभी भी कर रहे हैं अनेक उपाय दिखाई देता है क्वांटम सुरंग प्रभाव सिलिकॉन आधारित अर्धचालकों के लिए रोका जा सकता है, इंटेल तकनीकी सीमाओं की संभावना 5nm या 3nm ;. सैमसंग मामले जाता है अनुवर्ती 8/7/6/5 / 4nm एलपीपी प्रक्रिया हो जाएगा, और 4nm बहु पुल चैनल FET संरचना (जिन्हें MBCFET, मल्टी चैनल FET), अद्वितीय GAAFET (चारों ओर लॉजिक गेट क्षेत्र प्रभाव ट्रांजिस्टर) प्रौद्योगिकी, दो के उपयोग को लागू कर सकते हैं नैनो-लैमेली भौतिक विस्तार और फिनफेट वास्तुकला की सीमाओं को पार करते हैं।
और 3nm प्रक्रिया मीडिया पर रिपोर्ट सिलिकॉन ऑक्साइड पर आधारित नहीं हैं, लेकिन नए ग्राफीन और अन्य यौगिक अर्धचालक पदार्थों, और सभी प्रयोगशाला प्रौद्योगिकी सफलता, एक कम समय के भीतर नहीं बड़े पैमाने पर उत्पादन, लेकिन सिलिकॉन अधिक उत्पादन करने के लिए के बजाय नई सामग्री के लिए खोज की तुलना में कम निम्न स्तर के ट्रांजिस्टर सबसे प्रभावी समाधानों में से एक हैं।
नैनो-प्रक्रिया प्रक्रिया के पीछे झूठी और वास्तविकता
पाठ पढ़ें, आप वर्तमान अर्धचालक विनिर्माण प्रक्रिया 10nm कहा जाता है पता चल जाएगा, 7nm मूल श्रेणी से भटक गया है, अब सही मायनों में यह एक पंक्ति चौड़ाई है, 16nm 'अनुकूलन' क्या 12nm कहा जा सकता है, 10nm 'अनुकूलन' भी 8nm कहा जा सकता है। मूर की विधि समर्थन के रूप में इंटेल के पाठ्यक्रम गैस, हालांकि, बार-बार आलोचना की टिप्पणियाँ सैमसंग, TSMC 'डिजिटल सुंदर बनाएं' व्यवहार। दृश्य ट्रांजिस्टर घनत्व पैरामीटर के व्यावहारिक बिंदु से, 7nm≈Intel 10nm सैमसंग, इंटेल 10nm कठिनप्रसव यह माफ कर लगता है, लक्ष्य बहुत अधिक निर्धारित करते हैं, यह गया था दोस्तो चालाकी से नाम जीत का बदल गया है, आम जनता, बल्कि इसलिए वास्तविक स्थिति प्रक्रिया प्रौद्योगिकी समझ में नहीं आता बल्कि निर्माताओं के लिए शब्द विश्वास करते हैं। इंटेल के निर्माण की प्रक्रिया प्रौद्योगिकी वास्तव में ऐसा असहनीय नहीं है, अभी भी दुनिया में सबसे आगे स्थिति।
