บทความนี้เป็นพิมพ์ที่มีเครือข่ายซูเปอร์อนุญาตสื่ออื่น ๆ ได้รับเชิญให้ซูเปอร์เครือข่ายที่ตกลงกันไว้
อินเทลเมื่อเร็ว ๆ นี้ได้รับความเดือดร้อนจำนวนมากของความขัดแย้งและแม้แต่การวิจารณ์นี้เป็นเรื่องเกี่ยวกับอายุเต็มรูปแบบของ 50 บริษัท เซมิคอนดักเตอร์ที่จัดตั้งขึ้นดูเหมือนจะสูญเสียไปซัมซุง, TSMC บรรดารุ่นน้อง
คุณจะรู้ว่า TSMC เป็นโรงหล่อต้องทำก็คือคำแนะนำระวังของอินเทล แต่ตอนนี้มันเป็น TSMC, Samsung ต่างๆชั้นนำในโหนดกระบวนการ 10nm โดยเฉพาะอย่างยิ่งเป็นทั้งสลัด
เหตุผลที่ว่าทำไมคนธรรมดามีความเข้าใจในเรื่องนี้ในความเป็นจริงที่ฝังรากในความรู้เซมิคอนดักเตอร์ที่มีความซับซ้อนมากเกินไป. อินเทลยังคงมีความแข็งแกร่งในการผลิตเซมิคอนดักเตอร์และความหนาแน่นของทรานซิสเตอร์ของพวกเขามากกว่ากระบวนการ 10nm กระบวนการ 7nm ซัมซุง, TSMC ดียิ่งขึ้นนั่นคือ dystocia จุด .
ในการรับรู้ของคนจำนวนมากที่ซัมซุง, TSMC เป็นส่วนใหญ่เกินกว่า XXnm Intel ดิจิตอลสับสนใน 7nm พื้นผิวขั้นสูงกว่า 10nm, 10nm สูงกว่า 14nm แต่ในนามของเทคโนโลยีเซมิคอนดักเตอร์ที่อยู่เบื้องหลังความซับซ้อนเกินไปนานที่ผ่านมา ไม่ใช่ความกว้างของเส้นสามารถแสดงได้
ซัมซุง, TSMC เป็นครั้งแรกในรอบ 16 / 14nm โหนด FinFET ครั้งเดียวเกิน Intel, ลิ้มรสความหวานของการตลาดเพื่อให้ด้านหลังของขั้นตอนการตั้งชื่อที่มีจำนวนมากขององค์ประกอบการตลาดเช่นมันจะกลายเป็นเพิ่มประสิทธิภาพกระบวนการ 12nm ที่ 16nm, 12nm กลายเป็นการเพิ่มประสิทธิภาพที่ 14nm LP ในทางตรงกันข้ามอินเทลมีเพียงกล้าที่จะโทร 14nm, 14nm +, 14nm ++ เป็นต้น
เมื่อคนที่ซื่อสัตย์จะประสบเป็นค่าใช้จ่ายสำหรับแม้ในโหนด 10nm, ซัมซุง, TSMC จะได้มาจากกระบวนการที่อยู่เบื้องหลัง 8nm และชอบคนมองพราวไม่สามารถที่จะคิดออก ins ลึกหนาบาง
สำหรับปัญหานี้อินเทลได้แสดงความไม่เห็นแก่ตัวของพวกเขาและตอบโต้ระดับของกระบวนการวัดนี้และได้นำเสนอสูตรใหม่:
ในสูตรนี้ Intel เชื่อว่าการวัดที่สำคัญของเทคโนโลยีเซมิคอนดักเตอร์คือ ความหนาแน่นของทรานซิสเตอร์ ขั้นตอนการคำนวณเฉพาะด้านบนจะถูกละเลยเนื่องจากความเข้าใจในอุตสาหกรรม
ภายใต้สถานการณ์ดังกล่าว Intel มีข้อได้เปรียบกว่า บริษัท อื่น ๆ ในกระบวนการนี้ในการประชุมวันผลิตเมื่อปีที่แล้ว Intel เปรียบเทียบกระบวนการของ บริษัท อื่น ๆ :
14nm เงื่อนไขกระบวนการ
ครั้งแรกพูดถึงกระบวนการ 14nm ไม่พูดถึงว่า Intel ได้รับการเย็บเทคโนโลยี 14 นาโนเมตรจนถึงขณะนี้ แต่เมื่อเทียบกับข้อดีที่เห็นได้ชัดบ้านอื่น ๆ ความหนาแน่นทรานซิสเตอร์เป็น 134% ของกระบวนการ 20nm ในขณะที่อีกสองคนเท่านั้นกล่าวว่า 104%, 109%
การเปรียบเทียบโหนด 10nm
โหนด 10nm อินเทลกล่าวว่าความหนาแน่นของทรานซิสเตอร์เทคโนโลยี 10nm ของพวกเขาถึง 100MTr / mm2, ที่อยู่, ต่อตารางมิลลิเมตร 100 ล้านทรานซิสเตอร์มากกว่าสองเท่าของกระบวนการ 14nm
แล้วเปรียบเทียบกับครอบครัวอื่น ๆ Semiwiki เมื่อเร็ว ๆ นี้กล่าวถึง 10nm, 8nm และเทคโนโลยี 7nm กรณีซัมซุงซึ่งในทรานซิสเตอร์หนาแน่นกระบวนการ 10nmm เป็น 55.10MTr / mm2, 8mm เป็น 64.4MTr / mm2 กระบวนการ 7nm แต่ยัง 101.23MTr / mm2
เดิมกล่าวว่า Intel 10nm กระบวนการนี้ซัมซุงมีความหนาแน่นของทรานซิสเตอร์หนาแน่นกว่าคำนวณก่อนหน้านี้จะต่ำกว่า Globalfoundries ความหนาแน่นของทรานซิสเตอร์ 7nm กระบวนการ TSMC จะสูงขึ้นเล็กน้อย
ในคำอื่น ๆ กระบวนการ 10nm ของ Intel เทียบเท่ากับความหนาแน่นของทรานซิสเตอร์ซัมซุง, TSMC, 7nm GF ของกระบวนการที่อยู่บนพื้นผิวรุ่นหลังแม้ทั้งสองรุ่น แต่อินเทลในการชี้วัดทางเทคนิคกว่าที่พวกเขาจริงนำ
ดังนั้นจึงไม่น่าแปลกใจที่ Intel ตกต่ำไม่ว่าพวกเขาจะไม่ทำงานหนัก แต่ฝ่ายตรงข้ามของพวกเขาเป็นที่น่าอายมากและว่าพวกเขาจะใช้ประโยชน์จากชื่อของกระบวนการก่อน
Intel ไม่มีอำนาจในกรณีใด ๆ นักลงทุนนักวิเคราะห์ไม่ต้องใส่ใจกับรายละเอียดทางเทคนิคเหล่านี้สิ่งที่เป็นปัญหา 10nm ของคุณ?
ทำไมจึงยากที่จะผลิต? Intel ไม่สามารถตอบได้ อาจเป็นเพราะพวกเขากำลังตั้งครรภ์พวกเขาจะมีเวลาเกิดมากกว่าสองปี
