proceso de 10 nm de Intel todavía está luchando, TSMC y Samsung comenzaron a 7 nm producción en masa, el siguiente paso natural es a 5 nm, TSMC también ha debutado parte 5 nm de los indicadores clave, que no se ve muy optimista.
El próximo año, TSMC proceso de segunda generación 7 nm por primera vez en el intento de utilizar algún sistema EUVL nivel EVU no crítica, la actualización desde el nodo de proceso es CLN7FF CLN7FF +, conocida como la densidad de transistores por lo tanto se puede aumentar en un 20%, mientras que a la misma frecuencia y la densidad energía se puede reducir en un 10%.
5 nm de TSMC (CLN5) seguirán utilizando los Países Bajos ASML Twinscan NXE: 3400 sistemas EUV de litografía, la expansión del uso de EUV, en comparación con la primera generación de la densidad de 7 nm transistor saltó 80% (en comparación con la segunda generación es aumentar 50 %).
Se ve muy poderosa, pero Que puede aportar la velocidad de reloj real es sólo el 15%, mientras que la misma densidad y la frecuencia del consumo de energía es sólo el 20%, en comparación con la segunda generación 7 nm mejorar aún más limitada.
Sin embargo, TSMC también proporcionó una 'Voltaje de umbral muy bajo' (ELTV)Las opciones son Reclamado para aumentar el aumento de frecuencia al 25% , pero no explicó cómo se hace lo específico.
proceso evolutivo, pero mejorarlo para traer más y más limitada, suficiente para mostrar un fuerte aumento de la dificultad técnica de semiconductores y complejidad, por supuesto, no descarta TSMC en los últimos años en el proceso de nombrar demasiado testarudo, no Intel de manera honesta.
una promoción tan limitado, no sabe que no puede atraer a los clientes de seguimiento, después de todo, a tener en cuenta plenamente el costo. La buena noticia es que varias generaciones de nuevo proceso de TSMC, que son todos 'fiebre', como extremo 7 nm de este año habrá una variedad de flujo de virutas 50 Hojas, que cubren todo, desde alto rendimiento hasta integrado.
Actualmente, TSMC base EUV 7 nm de verificación chip de tecnología IP ha sido completado, pero la FPGA embebido, HBM2, GDDR5 y otro módulo clave para el final de este año o principios del próximo año para completar, 5 nm versión 0.5 se completará en julio de este año, un gran número de bloques IP, tales como PCI-E 4.0, DDR4, USB 3.1 esperarán hasta 2019.
Del lado del equipo, TSMC abrirá un nuevo Fab 8 fabuloso para 5nm e introducirá varias máquinas nuevas de litografía, pero En la actualidad, la potencia diaria promedio de las máquinas de litografía EUV es de sólo 145W, y algunas de ellas pueden durar 250W en varias semanas. No son suficientes para comercializarse por completo. Se espera que alcancen los 300W más adelante este año y aún necesiten más mejoras.
Hay Los problemas materiales de la máscara de litografía EUV, la transmitancia ultravioleta actual de solo el 83%, pueden ser más del 90% el próximo año.
