इंटेल 10nm प्रक्रिया अभी भी जूझ रहा है, TSMC और सैमसंग बड़े पैमाने पर उत्पादन 7nm शुरू किया, प्राकृतिक अगले कदम 5nm के लिए है, TSMC भी महत्वपूर्ण संकेतक के 5nm हिस्सा शुरू हुआ है, यह बहुत आशावादी नहीं लगती है।
अगले साल, कुछ गैर-महत्वपूर्ण स्तर EVU EUVL प्रणाली का उपयोग करने का प्रयास पर पहली बार के लिए TSMC 7nm दूसरी पीढ़ी प्रक्रिया, प्रक्रिया नोड से उन्नयन है CLN7FF CLN7FF +, ट्रांजिस्टर घनत्व के रूप में जाना, इस प्रकार, 20% की वृद्धि की जा सकती है, जबकि एक ही आवृत्ति और घनत्व में बिजली की खपत 10% तक कम किया जा सकता है।
TSMC 5nm (CLN5) नीदरलैंड्स ASML TWINSCAN NXE उपयोग करने के लिए जारी रहेगा: 3400 लिथोग्राफी EUV प्रणाली,, EUV के उपयोग का विस्तार 7nm ट्रांजिस्टर घनत्व की पहली पीढ़ी की तुलना में कूद (दूसरी पीढ़ी की तुलना में 80% 50 को बढ़ाने के लिए है %)।
यह बहुत शक्तिशाली है, लेकिन वास्तविक आवृत्ति वृद्धि जो लगभग लाई जा सकती है, केवल 15% है, लेकिन दूसरी पीढ़ी 7 एनएम पदोन्नति की तुलना में बिजली की खपत केवल उसी घनत्व और आवृत्ति पर 20% कम हो सकती है।
हालांकि, टीएसएमसी ने भी एक प्रदान किया 'बहुत कम थ्रेसहोल्ड वोल्टेज' (ईएलटीवी)विकल्प हैं आवृत्ति वृद्धि में वृद्धि करने का दावा 25% , लेकिन यह समझाया नहीं कि यह कैसे किया गया था।
प्रक्रिया विकसित हो रहा है, लेकिन यह बढ़ाने के लिए अर्धचालक प्रौद्योगिकी कठिनाई और जटिलता, में तेजी से वृद्धि को दिखाने के लिए जाहिर है, वे बाहर TSMC हाल के वर्षों में इतनी ईमानदारी से भी हठी, न इंटेल नामकरण की प्रक्रिया में शासन नहीं है और अधिक से अधिक सीमित लाने के लिए, पर्याप्त।
इस तरह की एक सीमित पदोन्नति, पता नहीं है ग्राहक अनुवर्ती को आकर्षित नहीं कर सकते हैं, सब के बाद, पूरी तरह से लागत पर विचार करने के लिए। अच्छी खबर यह है TSMC के नए प्रक्रिया की कई पीढ़ियों, हम इस तरह इस साल के 7nm अंत के रूप में वहाँ चिप प्रवाह 50 की एक किस्म हो जाएगा सब 'भीड़' हैं कि, चादर, उच्च प्रदर्शन करने के लिए एम्बेडेड से क्षेत्रों की एक किस्म को कवर किया।
वर्तमान में, TSMC आईपी प्रौद्योगिकी चिप सत्यापन के EUV 7nm आधार पूरा हो चुका है, लेकिन एम्बेडेड FPGA, HBM2, GDDR5 और इस साल या अगले साल की शुरुआत के अंत पूरा करने के लिए, 5nm 0.5 संस्करण इस साल जुलाई में पूरा हो जाएगा करने के लिए अन्य प्रमुख मॉड्यूल, जैसे आईपी ब्लॉक की एक बड़ी संख्या पीसीआई-ई 4.0, DDR4, यूएसबी 3.1 2019 तक प्रतीक्षा करनी होगी।
उपकरण पहलुओं, TSMC एक नया 5nm फैब फैब 8, कई नए लिथोग्राफी मशीनों की शुरूआत खुल जाएगा, लेकिन वर्तमान औसत दैनिक बिजली लिथोग्राफी EUV मशीन केवल 145W है, कई हफ़्तों तक हो 250W का हिस्सा करने के लिए कर सकते हैं, पूरी तरह से अपर्याप्त व्यावसायिक रूप से इस वर्ष के अंत तक अपेक्षा के अनुरूप 300W तक पहुंचने के लिए कर रहे हैं, अभी भी आगे सुधार की जरूरत है।
भी लिथोग्राफी EUV मुखौटा सामग्री मुद्दों, केवल 83% की वर्तमान चरम पराबैंगनी पारगमन दर अगले साल 90% से अधिक करने के लिए।
