Intel processus de 10nm est toujours aux prises, TSMC et Samsung a commencé la production de masse de 7 nm, l'étape suivante naturelle est de 5 nm, TSMC a également fait ses débuts partie 5nm des indicateurs clés, il ne semble pas très optimiste.
année suivante, TSMC processus de deuxième génération 7 nm pour la première fois sur la tentative d'utilisation d'un certain niveau non critique EVU système de EUVL, la mise à niveau à partir du nœud de processus est CLN7FF CLN7FF +, connu comme la densité de transistor peut ainsi être augmenté de 20%, tandis qu'à la même fréquence et la densité La consommation d'énergie peut être réduite de 10%.
TSMC 5nm (CLN5) continueront à utiliser les Pays-Bas ASML Twinscan NXE: 3400 systèmes de lithographie EUV, étendre l'utilisation de EUV, par rapport à la première génération de la densité de transistor de 7 nm ont fait un bond de 80% (par rapport à la deuxième génération est d'augmenter 50 %).
Cela a l'air très puissant, mais Il peut apporter la vitesse d'horloge réelle est seulement de 15%, tandis que la même densité et la fréquence de la consommation d'énergie est seulement de 20%, par rapport à la deuxième génération de 7 nm d'améliorer encore plus limitée.
Cependant, TSMC a également fourni «Tension seuil très basse» (ELTV)Les options sont Revendiqué pour augmenter l'augmentation de fréquence à 25% , mais n'a pas expliqué comment le spécifique est fait.
processus en pleine évolution, mais de l'améliorer pour apporter de plus en plus limité, assez pour montrer une forte augmentation de la difficulté de la technologie des semi-conducteurs et de la complexité, bien sûr, ne règle pas TSMC au cours des dernières années dans le processus de nommer trop entêté, pas Intel honnêtement.
Une telle promotion limitée, ne savent pas ne peut attirer le suivi des clients, après tout, de tenir pleinement compte du coût. Les bonnes nouvelles sont que plusieurs générations d'un nouveau processus de TSMC, nous sommes tous « rush », comme fin 7nm de cette année, il y aura une variété de flux de puce 50 Feuilles couvrant tout, de la haute performance à l'intégration.
À l'heure actuelle, TSMC EUV base 7 nm de vérification de la puce de la technologie IP est terminée, mais le FPGA embarqué, HBM2, GDDR5 et autre module clé à la fin de cette année ou au début de l'année prochaine pour terminer, 5nm 0,5 version sera achevée en Juillet de cette année, un grand nombre de blocs IP tels que PCI-E 4.0, DDR4, USB 3.1 attendra jusqu'en 2019.
Du côté de l'équipement, TSMC va ouvrir une nouvelle Fab 8 Fab 5nm et introduire plusieurs nouvelles machines de lithographie, mais La machine de lithographie énergie quotidienne moyenne actuelle EUV est seulement 145W, peut durer plusieurs semaines pour faire partie de 250W, sont totalement insuffisants sur le plan commercial prévu avant la fin de cette année pour atteindre 300W, encore besoin d'amélioration.
Il y a EUV problèmes matériels masque de lithographie, le taux de pénétration extrême courant ultraviolet de seulement 83% l'année prochaine à plus de 90%.
