Attualmente, 5G è in una fase critica di impostazione standard, nel giugno di quest'anno, l'International Standards Organization 3GPP 5G è in fase di completamento della prima versione degli standard internazionali, mentre le politiche anche favorevoli ininterrotta 24 aprile, lo sviluppo e la riforma della Commissione, Ministero delle Finanze ha emanato una circolare per ridurre 5G Costo di occupazione frequenza del sistema di comunicazione pubblica standard ......
La tecnologia 5G non solo supporta l'agevole interoperabilità di vari tipi di robot (compreso il 20,11 + 3,93% degli stock diagnostici), comprese le automobili, ma realizza anche smartphone, case intelligenti, intelligenza artificiale, big data e cloud computing. Tecnologia di base aggiornata di qualità.
Di fronte a questa ondata 5G in corso, l'industria dei chip in Cina è pronta? Sebbene sia prolisso, la cinese Zhizhi, rappresentata da Huawei Hass, non vede l'ora che arrivi. È l'unica azienda cinese in grado di confrontarsi con Qualcomm, il risultato dell'aggregazione di vari elementi da parte di Huawei in oltre 30 anni e non è un evento da un giorno all'altro.
Nel livello di società di venture, c'è anche una società è particolarmente speciale: nata dalla Accademia Cinese delle Scienze Istituto di automazione, Centro di Ricerca ex Ingegneria Nazionale per IC Design speciale (costituita nel 1992) nella tecnologia Silang, l'ex direttore del centro, l'Accademia cinese originale delle Scienze Istituto di automazione Il Dr. Wang Donglin ha portato il regista, ha sviluppato un campo microprocessore Mapu ad alte prestazioni, Mapu prima volta l'ottimizzazione globale livello algebrico algoritmo e altamente programmabile, il successo di silicio è stato nel 2015.
MAPU non solo può raggiungere giganti internazionali prestazioni programmabile processore e consumo di paragonabile Mapu basato ASIC, tecnologia Silang ulteriormente sviluppato tre aree principali processore: per UCP 5G nelle comunicazioni, aree multimediali orientati UMP e HPP per il campo dell'ipercomputing e allo stesso tempo è dotato di un processore di dominio AI: Deep Neural Network Engine NNE.
Recentemente, l'Accademia Cinese delle Scienze Istituto di automazione, la comunità degli investitori per intervistare Silang Tecnologia fondatore e chief scientist Wang Donglin. Wang Donglin primo ha presentato al l'algoritmo algebrico livello internazionale 'ottimizzazione globale Computing' architettura, basata su questa architettura di design cartina in potenza e prestazioni per watt di calcolo Rispetto al livello avanzato internazionale.
Fondatore di Systech e Chief Scientist Wang Donglin
MaPU a microprocessore ad alte prestazioni
Wang Donglin ha spiegato che la principale caratteristica di MaPU è l'elevata potenza di calcolo e il basso consumo energetico.
processore Attualmente, il mercato comunemente usato ha diverse categorie, una è processori programmabili, come Intel, processori TI, perché programmabile, molto ampia adattabilità. Ma quando si esegue un algoritmo matematico, il suo operatore utilizzazione è generalmente circa il 15% più alta energia al 20%. processore TI, operatore massimo utilizzo solo essere il 40-50%. che solo di questi processori è così alta frequenza, così si impiegano Più risorse, ma la sua efficienza di esecuzione non è elevata.
C'è anche un ASIC programmabile senza il programma, si utilizza il controllo hardware e il flusso algoritmo sono state scritte algoritmi. Questo è in realtà l'algoritmo acceleratore, quindi l'efficienza sarà molto alta, quasi prossimo al 100%.
Ovviamente, tra il processore e ASIC programmabile ha una grande differenza nel consumo di energia. Domanda ASIC è, ad alta efficienza, ma l'algoritmo non può essere modificato, purché il cambiamento algoritmo che questo chip non può essere utilizzato.
Il Mapu entrambi può essere fatto vicino alla efficienza del ASIC (calcolando l'utilizzo delle risorse può raggiungere il 90%), ma anche altamente programmabile, unisce i vantaggi di entrambi.
Prendiamo ad esempio il chip di supercomputing: le prestazioni e il consumo di energia del MaPU sono i più alti del mondo
In vista Wang Donglin, la corrente tradizionale programmabile problema core è che si tratta di un'architettura, istruzione-livello tradizionale e basso cercando di mischiare attraverso trasmettere più in tecnologia runtime per ottenere l'esecuzione parallela del locale possibile. Questo ha portato a risorse di calcolo di chip utilizzo non è elevato, una grande quantità di dati IO, grande potenza dinamica, non è elevato le prestazioni complessive per watt, la società doppio di oggi non è più soddisfare il desiderio per il microprocessore enorme potenza di calcolo e un basso consumo energetico. Se l'applicazione da tutta algoritmo Per considerare le caratteristiche parallele di diverse dimensioni, come tempo e spazio, e per utilizzare queste caratteristiche parallele per l'ottimizzazione complessiva, il tasso di utilizzo dei calcolatori nel kernel sarà notevolmente migliorato, così Wang Donglin e il suo team hanno condotto rigorose misurazioni e sperimentazioni. Viene proposta una soluzione per l'ottimizzazione globale dell'algoritmo algebrico.
'Un'istruzione, è possibile ottenere un algoritmo algebrico, così chiamati istruzioni set di istruzioni dell'architettura tradizionale livello di istruzione algebrica sono calcolo aritmetico.' Wang Donglin detto, Mapu di aggiornare le istruzioni aritmetiche grado Algebra, 'Mapu morbido istruzioni algebrica L'architettura hardware di ricostruzione dinamica con ritardo zero della pipeline (adattata all'algoritmo), realizza la stessa architettura algoritmica di base dell'ASIC e implementa il processo di esecuzione dell'ottimizzazione globale dell'intero algoritmo.
In breve, MaPU supporta sia l'ottimizzazione globale a livello applicativo sia l'architettura di elaborazione e architettura di archiviazione ad alta riconfigurabilità a livello di software, che può essere adattata in modo flessibile al campo (comunicazione 5G, multimedia, supercomputer o manuale Vari tipi di algoritmi all'interno dell'intelligente), si può dire che MaPU combina i vantaggi di ASIC, FPGA e CPU, ed è un ASIC morbido che è quasi paragonabile al rapporto di potenza delle prestazioni di ASIC.
'Microprocessore MaPU- algebra, un'innovazione significativa nella algebra parallelo originale, architettura di memoria parallela e set di istruzioni di architettura hardware, il supporto hardware microprocessore dallo scalare aritmetica sollevamento / superscalare a livello algebra, migliorare la grandezza Rapporto di efficienza energetica del microprocessore a campo intensivo computazionale. "Wang Donglin riassume così.
Quindi, date le prestazioni specifiche e il rapporto di consumo energetico, Wang Donglin ha dato una serie di dati di confronto intuitivi:
Aurora circuito integrato H1.0 supercomputer, per esempio, di chip integrato 32 HPP core, doppia precisione floating point capacità di elaborazione raggiungono 4,659GFLOPS @ 64, valutato consuma solo circa 40W, consumo di 116GFLOPs prestazioni @ 64 / W, primo al mondo.
Pertanto, dopo le applicazioni di produzione di volume Mapu, i vantaggi della sua architettura unica è prevista per consentire al nostro paese di raggiungere un importante passo avanti nel architettura di microprocessore, rilasciando un enorme potenza di calcolo nella stessa energia rispetto guidare l'innovazione e lo sviluppo della industria elettronica della Cina indipendente.
A questo proposito, Accademia cinese di presidente Scienze Bai Chunli dei media aveva detto in marzo di quest'anno: 'Nello sviluppo di prodotti high-tech, l'Accademia Cinese delle Scienze è in procinto di rilasciare un processore con un microprocessore --MaPU algebriche diritti di proprietà intellettuale completamente indipendenti hanno raggiunto il livello avanzato internazionale. Si ritiene che, dopo l'uscita dei processori della serie MaPU, brilleranno nel mondo dei computer, delle comunicazioni e di altre aree del mercato dell'elettronica di consumo.
"I tre bambini di MaPU"
Sulla base di MAPU sulla tecnologia Silang ulteriormente sviluppato tre settori di forti processori prestazioni: 5G processore di comunicazione UCP, processore multimediale UMP, nonché il campo di HPP processore supercomputing.
UCP: la prima implementazione completa al mondo di radio definite dal software.
UCP è MAPU per comunicazione mobile avanzato processore di comunicazione generale core chip 5G processore stazione base macro, il kernel può essere fatto per UCP complesso 5.8G un punto FFT, e codifica LDPC può essere fatto per 2.5Gbps 55GBPS decodifica Secondo Secondo i calcoli preliminari, un processore in banda base con venti core UCP può soddisfare tutti i requisiti di elaborazione in banda base per una stazione base macro 5G a 64 antenne.
"Se usi FPGS per costruire un sistema 5G, avrai bisogno di più pezzi di interconnessione per ottenere una soluzione di sistema, e i sistemi di circuiti basati su FPGA saranno generalmente<400-600MHz, 片间互联总线带宽受限, 运算能力受限, 这将成为实现5G系统的瓶颈. ' 王东琳说.
UCP è un nucleo principale corrente processore kernel per raggiungere la piena trasmissione sistema di elaborazione in banda radio definito dal software 5G a costi accettabili Wangdong Lin è definito come UCP 'comunicazioni mobili realizzazione completa del software di elaborazione di banda defined radio.'
Oltre gli apparecchi stazione di produzione di base, di UCP kernel può anche essere previsto per i produttori di terminali 5G. Grazie alla norma 5G, tutti i terminali devono essere ri-montato per adattare l'algoritmo 5G kernel banda base (kernel banda originale o nucleo DSP non possono far fronte ricezione downlink 5G una grande quantità di calcolo e la trasmissione uplink), che è il nucleo di UCP opportunity.-un dispositivo di comunicazione senza fili, campi terminali sono anche banda larga spazio MANET UCP dalla capacità di visualizzazione software definito tecnologia radio totale.
UMP: grazie al suo smartphone, le smart TV possono essere aggiornate online con esperienza audiovisiva e possono fornire super-motori per la fotografia ad alta definizione, video e altre applicazioni.
UMP è il secondo "capretto" di Mapu per gli smartphone, il core del microprocessore multimediale della smart TV.
UMP in MAPU invenzione basata sull'architettura di base di un'architettura di elaborazione in parallelo più efficiente, tale che il rapporto della potenza alle prestazioni ASIC di vari tipi di operazioni di elaborazione video paragonabili o anche vincere certi aspetti, pur mantenendo un elevato grado di programmabilità.
'Questa funzione consente di produttori di TV con gli algoritmi TV di casa di elaborazione audio a seconda dell'evoluzione dei video online e l'esperienza audio per migliorare l'effetto, che è circuito integrato ASIC TV non può corrispondere.', Ha detto Wang Donglin, 'ma può anche essere migliorata algoritmi software e la rapida introduzione di nuovi prodotti . '
UMP nucleo 4 + 1 core ARM composto di truciolo motore TV ultra-alta definizione (non più di 8 watt di potenza) per soddisfare tutti i video e audio elaborazione 4K ultra televisione ad alta definizione e tutte le esigenze di gestione Android-based di televisione, audio ed effetti visivi paragonabili a Sony Con il TV di fascia più alta di Samsung, 14 core UMP + 1 chip core core TV ARM per soddisfare tutte le esigenze di elaborazione e calcolo di TV 8K Ultra HD.
Dopo Silang aggiungere ricerca e lo sviluppo del campo di AI reti neurali kernel motore NNE profondità, se si tratta di TV intelligente o smart phone, è possibile ottenere grande salto performance in video ad alta definizione, visione artificiale, gli aspetti di interazione uomo-computer, in modo che i prodotti di elettronica di consumo domestici a basso migliorare in modo significativo l'esperienza dell'utente al costo del primo chip motore comma Couch sarà completato entro la fine del 2018 registrato e può essere avviato per i produttori di TV intelligenti per promuovere l'applicazione di condotta.
Rispetto al più recente processore Intel, il processore HPP core è quasi un ordine di grandezza più elevato nel consumo energetico.
Al momento, il terzo kernel HPP di "MaPU" è già un prodotto maturo.
'Competenze chiave cartina ottenuta attraverso innovazione architettonica o di calcolo elevata densità.' Pertanto, Wang Donglin sperata costituisce microprocessori supercomputer general-purpose calcolo migliorata nucleo HPP (elaborazione ad alte prestazioni) da Mapu, per soddisfare le esigenze di server di fascia alta .
Al fine di sviluppare una classe di supercalcolo Aurora H1.0-- Mapu microprocessore (flusso foglio dovrebbe essere completato e la fine della beta), progettato da Power Performance Evaluation Aurora H1.0 molto più rispetto agli altri International Supercomputer basato su microprocessore , Può essere utilizzato come core processor di super-computing system e super server.
Wang Donglin ha dato una serie di dati:
Aurora processore H1.0 supercalcolo e Intel Xeon Phi ultimo kernel HPP performance-based del tutto, ma 16/32/64/128 po ricostruzione flessibilità, prestazioni per watt di quasi un ordine di grandezza: di fornire lo stesso a 64 bit a virgola mobile quando Aurora prestazioni punto H1.0 (2x16 due core HPP) potere è 40W, processore Intel Xeon Phi è 300W.
NNE: elaborazione della rete neurale profonda in alto
Un altro prodotto Silang: il motore rete neurale per accelerare il vento ereditato e sviluppato cartina di 'concentrica modello un'architettura storage ottimizzato', e ottimizzato per la profondità della rete neurale, il vantaggio è per la rete neurale tradizionale, l'intera rete di alto rendimento, assorbito recuperare bassa domanda e il consumo di potenza e del nucleo netto profondità NVIDIA abbastanza nervosa ma più efficiente. Silang vento nella configurazione del sistema di stoccaggio e la profondità della rete neurale cartina idee di ottimizzazione globale, notevoli prestazioni per watt rispetto ai vantaggi precedenti.
"L'NNE può supportare corsi di formazione approfondita, in particolare supporta il ragionamento intelligente, è stato ottimizzato specificamente nel riconoscimento di immagini video e offre straordinari vantaggi nel rilevamento di bersagli, nel riconoscimento e nella strutturazione di immagini video." Wang Donglin.
Uno scenario atteso è di guida intelligente, in questa scena, UMP l'elaborazione ad alta velocità delle immagini multiple di telecamere ed estrarre gli obiettivi possano essere individuate; NNE responsabile per la comprensione giudicare processo di strada, condizioni e fornire informazioni critiche del processo decisionale e guidare il controllo necessari; e UCP è responsabile della fornitura di funzionalità di comunicazione di rete per veicoli a ritardo estremamente breve.
Gan si è seduto in panchina, ha insistito sulla ricerca e lo sviluppo per quasi 10 anni di team di ricerca
Silang e la sua squadra precedente, a partire dal 2009 ha cominciato a studiare la distribuzione di un nuovo set di istruzioni, per sviluppare un'architettura completamente indipendente innovazione Mapu microprocessore ha attraversato nove anni di anni difficili. Squadra dell'ex progettazione di circuiti specifici per Stato integrato di R & S Più di 70 ricercatori scientifici di base nel Centro di ricerca tecnologica ingegneristica.
A partire dal secondo trimestre del 2017, il team ha iniziato la propria attività aziendale.
Wang Donglin è un uomo abile di fede, campo di compagni di squadra pure. IC è sempre stata una mancanza di talento, la carenza di personale. A causa di chip e altri componenti hardware da fare così amaro, il reddito non è elevato, molti studenti eccellenti dopo la laurea preferiscono settore finanziario e di Internet. Per produrre chip è necessario un artigianato, che richiede personale tecnico di prim'ordine che voglia concentrarsi sulla ricerca e lo sviluppo e può resistere a lungo alla pressione di una R & S di successo. Il team R & D di Silang Technology lo ha fatto.
Based Mapu diverse aree di miglioramenti del processore nei loro rispettivi campi hanno i loro vantaggi, infatti, può essere utilizzato anche in combinazione al fine di cadere in una varietà di scenari concreti: le comunicazioni 5G, telefoni intelligenti, casa intelligente, supercalcolo, guida intelligente, saggezza città, robot e veicoli aerei senza equipaggio e così via.
'Legge di Moore non può sempre applicabile, aggiornare i colli di bottiglia delle prestazioni di chip incontrati nel mondo, che risulta essere la migliore opportunità per noi di recuperare.' Wang Donglin ha detto, 'chip è un bisogno di pazienza nel settore, abbiamo fatto per nove anni, la Fondazione ha svolto bene, il prossimo obiettivo è quello di regolare alle applicazioni pratiche, per ottimizzare '.