แขนชี้ให้เห็นว่า TSMC 22nm กระบวนการ ULP / ULL สำหรับการดำเนินการหลักและสิ่งอุปกรณ์การออกแบบที่ดีที่สุดไม่เพียง แต่สามารถปรับปรุงขึ้นอยู่กับประสิทธิภาพ SoC สถาปัตยกรรมแขนและ TSMC รุ่นก่อนหน้า 28 นาโนเมตรเปรียบเทียบ HPC + กระบวนการแพลตฟอร์ม แต่ยังช่วยลด การใช้พลังงานและพื้นที่ชิป
Gus Yeung ผู้จัดการทั่วไปของกลุ่มธุรกิจออกแบบทางกายภาพของ Arm กล่าวว่าเทคโนโลยีกระบวนการผลิตรุ่นต่อไปนี้สามารถเพิ่มคุณสมบัติต่างๆด้วยการใช้พลังงานที่น้อยลงและพื้นที่ขนาดเล็กรวมกับ IP ของ Artisan Physical และแพลตฟอร์มกระบวนการ ULP / ULL ขนาด 22 นาโนเมตรของ TSMC มีข้อได้เปรียบในด้านต้นทุนการออกแบบและการผลิตโดยทั้งสองฝ่ายจะให้คู่ค้าของแต่ละคนมีประสิทธิภาพการทำงานต่อเนื่องต่อมิลลิวินาทีของประสิทธิภาพการทำงานของคอมพิวเตอร์รวมถึงการประหยัดค่าใช้จ่ายด้านชิป
Arm ชี้ให้เห็นว่า IP กายภาพของ Artisan ด้วยเทคโนโลยีกระบวนการผลิต ULN / ULL ขนาด 22 นาโนเมตรของ TSMC รวมถึงคอมไพเลอร์หน่วยความจำที่สนับสนุนโดย fab ซึ่งช่วยเพิ่มความต้องการในการใช้พลังงานต่ำและต่ำสำหรับอุปกรณ์คอมพิวเตอร์ปลายทางยุคหน้า State คอมไพเลอร์เหล่านี้ยังมาพร้อมกับไลบรารีชิ้นส่วนมาตรฐาน IP ทางกายภาพที่มีความหนาแน่นสูงและสมรรถนะสูงรวมถึงชุดจัดการพลังงานห้องสมุดออกไซด์หนาเป็นต้นเพื่อช่วยในการลดการใช้พลังงานที่รั่วไหลต่ำนอกจากนี้ยังมีประเภทวัตถุประสงค์ทั่วไป I / O เพื่อให้แน่ใจถึงประสิทธิภาพสูงสุดการใช้พลังงานและการเพิ่มประสิทธิภาพพื้นที่ (PPA)
TSMC ก่อสร้างออกแบบอำนวยการอาวุโสของอาชีพการตลาดที่ซอกลีชี้ให้เห็น Artisan IP ทางกายภาพเพื่อเร่งการออกแบบสรุปเมื่อ TSMC (ออกเทป) กระบวนการมุ่งเป้าไปที่เครือข่ายและโทรศัพท์มือถือหลักที่นำไปสู่อุตสาหกรรมที่จะเร่งการตลาด SoC ได้. ต่อเนื่องใน TSMC และแขน 28 นาโนเมตรรากฐานแพลตฟอร์ม HPC ของความร่วมมือที่ประสบความสำเร็จ + TSMC และแขนจับมือกันอย่างมีนัยสำคัญลดการใช้พลังงานและพื้นที่ให้โอกาสมากมายสำหรับแต่ละอื่น ๆ คู่การออกแบบชิปร่วมกันนำเสนอประสบการณ์การดำเนินงานที่สมบูรณ์มากขึ้นขั้วในอุปกรณ์อื่น ๆ
แขนชี้ให้เห็นว่าภายใต้กระบวนการบูรณาการเมื่อใช้งานกับ TSMC 22nm ULP / เทคโนโลยีการผลิต ULL, TSMC และแขนให้มั่นใจว่าเป็นหุ้นส่วนการออกแบบชิปทั่วไปจะแล้วเสร็จในช่วงครึ่งหลังของ 2018 ที่เกี่ยวข้องกับการออกแบบการสรุป