بازوی اشاره کرد که TSMC های 22nm روند ULP / ULL است برای اقدامات جریان اصلی و چیزهایی دستگاه طراحی بهینه سازی شده نه تنها می تواند به بهبود در معماری ARM عملکرد SoC مبتنی، و TSMC نسل قبلی 28 نانومتری مقایسه HPC + فرآیند پلت فرم، بلکه به طور قابل توجهی کاهش می دهد مصرف برق و سطح تراشه.
گاس یونگ، مدیر کل بازوی طراحی فیزیکی گروه کسب و کار گفت: تکنولوژی فرآیند نسل بعدی می توانید قابلیت های بیشتری در مصرف انرژی کمتر و کوچکتر منطقه اضافه کنید، و همراه با IP فیزیکی صنعتگری و های 22nm پلت فرم ULP / روند ULL TSMC است، طراحی و هزینه تولید مزیت است. دو طرف خواهد شریک یکدیگر برای ارائه محاسبات عملکرد در هر میلی وات بلافاصله آشکار، و همچنین منافع صرفه جویی در جنبه های سطح تراشه.
بازوی بیشتر اشاره کرد TSMC های 22nm ULP / ULL صنعتگری هنر فرایند فیزیکی آی پی، حافظه کامپایلر شامل حمایت FAB برای نسل بعدی دستگاه رایانه ترمینال شبکه برای بهینه سازی الزامات نشت کم و مصرف کم انرژی دولت است. کامپایلر نیز با چگالی فوق العاده بالا و کارایی بالا کتابخانه فیزیکی IP سلول استاندارد، که شامل مجموعه مدیریت انرژی، ضخامت کتابخانه عنصر دروازه لایه اکسید، بهینه سازی شده برای قدرت نشت کم کمک کند. علاوه بر این، UTV نیز ارائه شده راه حل I / O برای اطمینان از بهینه سازی حداکثر عملکرد، مصرف برق و منطقه (PPA).
TSMC ساخت و ساز طراحی مدیر ارشد حرفه بازاریابی در سوک لی اشاره کرد، IP فیزیکی صنعتگری برای سرعت بخشیدن به طراحی نهایی که TSMC (نوار کردن) فرایند، هدف شبکه و تلفن همراه دستگاه های جریان اصلی، که منجر صنعت به سرعت بخشیدن به بازار SoC با است. ادامه در TSMC و ARM 28 نانومتری پایه پلت فرم HPC از همکاری موفق +، TSMC و ARM دست در دست به طور قابل توجهی کاهش مصرف برق و منطقه، ارائه فرصت های زیادی برای یکدیگر در یک شریک طراحی تراشه مشترک، ارائه یک تجربه عملیاتی ترمینال کامل تر در دستگاه های دیگر.
بازو اشاره کرد که تحت فرایند ادغام فعال با فناوری فرایند ULP / ULL 22 نانومتری TSMC، تضمین می شود که شرکای طراحی تراشه که با شرکای طراحی مشترک Armm و TSMC می توانند نهایت طراحی مربوطه را در نیمه دوم سال 2018 تکمیل کنند.