アームは、TSMCの22nmノードULP / ULLプロセスだけでなく、ARMアーキテクチャのSoCの性能に基づいて改善することができ主流の行動や物事デバイス最適化された設計のためのものであり、TSMC前世代の28ナノメートルHPC +プロセスプラットフォームの比較だけでなく、大幅に削減することを指摘しました消費電力とチップ面積。
Gusのヨン、ビジネスグループのARMフィジカル設計のゼネラルマネージャーは、次の世代のプロセス技術は、低消費電力と小さな面積でより多くの機能を追加することができた、とArtisanの物理IPとTSMCの22nmのULP / ULLプロセスプラットフォームと組み合わせます設計や製造コストの優位性。双方はすぐに明らかにだけでなく、チップ面積の側面を節約の利益ミリワットあたりのコンピューティングパフォーマンスを提供するために、お互いにパートナーとなります。
アームはさらに物理的プロセスIP業者TSMCの22nmノードULP / ULLの技術を述べ、コンパイラメモリは、低リーク、低消費電力の要件を最適化する次世代ネットワーク端末コンピューティングデバイスのためのFABスポンサーを含みます状態電源管理スイート、厚いゲート酸化膜エレメントのライブラリを含む超高密度、高性能の物理IPスタンダードセルライブラリともコンパイラ、アシスト低リーク電力のために最適化された。また、も提供UTV最大のパフォーマンス、消費電力、面積（PPA）の最適化を実現するためのI / Oソリューション
スーク・リーのマーケティングのキャリアのTSMCの設計施工シニアディレクターは、SoCの市場を加速するために、業界をリードしており、主流のネットワーキング、モバイル機器に向けた設計確定TSMC（テープアウト）プロセスを加速するために、職人の物理IPを指摘。TSMCとARMで継続手に成功した協力の+のプラットフォームの基盤、TSMCとARM手はかなり多くのデバイスでより完全なターミナル運用経験を提示し、一般的なチップ設計の相手にはお互いのために多くの機会を提供し、消費電力と面積を削減28ナノメートルHPC。
Armは、TSMCの22ナノメートルULP / ULLプロセス技術との積極的な統合プロセスの下で、ArmおよびTSMCの共通設計パートナーを満たすチップ設計パートナーが、2018年後半に関連する設計完了を完了できることを指摘しました。