این مقاله با اجازه سوپر شبکه تجدید چاپ، رسانه های دیگر را دعوت به سوپر شبکه موافقت
TSMC اخیرا می تواند به عنوان روحیه بالا توضیح داده شد، اولین نسل از روند 7nm است مرحله تولید انبوه بوده است، و در TSMC فناوری سمپوزیوم جلسه فنی اخیر در فن آوری پیشنهاد انقلابی ویفر بر روی ویفر (وای، ویفر انباشته) ، حافظه های فلش NAND 3D مانند پشته چند لایه به عنوان لایه های مرگ به صورت عمودی به شیوه ای آینه انباشته، تولید برای گرافیک GPU انتظار می رود، برای ایجاد یک مقیاس بزرگتر GPU ترانزیستور.
TSMC در حال حاضر یک تراشه فناوری مشابهی در ویفر در بسترهای (CoWoS) ایجاد شده بود، مجتمع گنجایش خروجی (اطلاعات)، این دو تکنولوژی در حال حاضر در انواع محصولات استفاده می شود، می گویند اینتل و Xilinx FPGA تراشه CoWos اعمال اپل یک سری SOC های کاربردی اطلاعات.
این زمان، بزرگترین سناریو برنامه WoW احتمالا بر روی هسته گرافیکی است که می تواند تعداد ترانزیستورها را افزایش دهد بدون افزایش سطح اصلی GPU و یا با استفاده از فرآیند فرایند کوچکتر، در نتیجه بهبود عملکرد گرافیکی.
با توجه به وبلاگ تولید کننده معروف EDA Cadence، تکنولوژی WoW مرگ و میر بالا و پایین را از طریق روش سوراخ کردن سیلیکون 10μm متصل می کند، به طوری که می تواند بیشتر در جهت عمودی قرار گیرد، که همچنین به معنای ارتباط تاخیر بین میله و زمین کاهش می یابد. هسته های بیشتر را وارد کنید
اما در حال حاضر بزرگترین مشکل این است برای WoW مورد نیاز فرایند فنی بسیار بالا، بین قالب را به دقت تراز وسط قرار دارد، بلکه به اطمینان حاصل شود که هر یک قالب بدون مشکل است، در غیر این صورت پس از مونتاژ کار پیدا نیست، تکمیل بسته کامل از تراشه به اوراق بنابراین، نرخ تولید نسبتا کم است و هزینه تولید بالا است.
بنابراین پیوستن انجمن مناسب تر در یک فرآیند 16nm حال حاضر بسیار بالغ است، TSMC هدف می کند در آینده 7 / 5nm اعمال می شود.
Cadence و TSMC اعلام کردند که گواهی استاندارد WoW Reference Flow 1.0 را در ابزارهای Cadence گذراندند.
