이 기사는 Superpower.com의 허가를 받아 재 인쇄되었습니다.
TSMC는 최근 높은 씩씩한으로 설명 할 수있다, 7nm 공정의 1 세대 대량 생산 단계에 있었다, 그리고 한 제안 기술에 TSMC 기술 심포지엄 최근 기술의 만남에 혁명적 인 웨이퍼 - 온 - 웨이퍼 (와우, 스택 웨이퍼) 3D NAND 플래시 멀티 레이어 스태킹과 마찬가지로, 다이의 두 레이어는 미러 방식으로 세로로 쌓여 있으며 그래픽 GPU를 생성하는 데 사용되어 트랜지스터 용 GPU가 더 많이 생성됩니다.
TSMC는 이미 기판 (CoWoS)에 웨이퍼에 유사한 기술 칩을 개발했다, 통합 팬 아웃 (정보)는 현재 다양한 제품에 사용되는이 두 가지 기술은 인텔과 자일링스 FPGA 칩 CoWos을 적용 말한다 , Apple의 A Series SoC는 InFO를 사용합니다.
이번에는 와우의 가장 큰 애플리케이션 시나리오가 GPU 코어에있을 것으로 예상됩니다. GPU 코어는 GPU 코어 영역을 늘리거나 더 작은 프로세스 프로세스를 사용하지 않고 트랜지스터 수를 늘려 그래픽 성능을 향상시킬 수 있습니다.
유명한 EDA 제조업체 케이던스 (Cadence)의 블로그에 따르면 WoW 기술은 10μm 실리콘 피어싱 방법을 통해 상단 및 하단 다이를 연결하므로 더 많은 다이를 수직 방향으로 쌓을 수 있으며 이는 다이와 감소 된 접지 사이의 통신 지연을 의미합니다. 더 많은 코어를 도입하십시오.
그러나 현재의 WoW 기술의 가장 큰 문제점은 공정 요구 사항이 매우 높고 다이를 정확하게 정렬해야하며 문제가없는 경우 다이 중 하나가 작동하지 않으며 전체 패키지가 폐기된다는 것입니다. 따라서, 수율이 비교적 낮고 생산 단가가 높다.
따라서 이미 성숙한 16nm 프로세스에 와우를 추가하는 것이 적절하지만 TSMC의 목표는 실제로 향후 7 / 5nm에 적용됩니다.
Cadence와 TSMC는 Cadence 도구에서 WoW Reference Flow 1.0 표준 인증을 통과했다고 발표했습니다.
