تمت إعادة طباعة هذه المقالة بإذن من Superpower.com.
في الآونة الأخيرة يمكن وصفها TSMC يصل الحماسية، وكان الجيل الأول من عملية 7nm مرحلة الإنتاج الضخم، وفي الاجتماع الفني مؤخرا ندوة تقنية TSMC على التكنولوجيا المقترحة ثورية ويفر على اساس رقاقة (واو، مكدسة رقاقة) ، 3D ذاكرة فلاش NAND مثل كومة متعدد الطبقات كما طبقات مكدسة يموت عموديا بطريقة معكوسة، ومن المتوقع إنتاج للرسومات GPU، لإنشاء أكبر حجم الترانزستور GPU.
قد وضعت بالفعل TSMC رقاقة تكنولوجيا مماثلة على رقاقة على الركيزة (CoWoS)، المتكاملة مروحة المغادرة (معلومات)، هذه التقنيات اثنين المستخدمة حاليا في مجموعة متنوعة من المنتجات، ويقول إنتل وXILINX FPGA رقاقة CoWos تطبيق ، يستخدم Apple A Series SoC InFO.
في هذه المرة ، من المرجح أن يكون سيناريو التطبيق الأكبر لـ WoW موجودًا على وحدة معالجة الرسوم GPU ، والتي يمكن أن تزيد عدد الترانزستورات دون زيادة منطقة GPU الأساسية أو باستخدام عملية معالجة أصغر ، وبالتالي تحسين أداء الرسومات.
ووفقًا لمدونة شركة Cadence الشهيرة ، فإن تقنية WoW تربط بين القوالب العلوية والسفلية من خلال طريقة ثقب السيليكون 10μm ، بحيث يمكن تكديس المزيد من الموت في الاتجاه العمودي ، مما يعني أيضًا تأخر الاتصال بين القالب وتقلص الأرض. إدخال المزيد من النوى.
ومع ذلك ، فإن أكبر مشكلة في تقنية واو الحالية هي أن متطلبات العملية عالية للغاية ، ويجب أن يكون المواءمة متناسقة بدقة وبدون أي مشاكل.إذا لم يكن أحد الموتى يمثل مشكلة ، فلن ينجح أحد الموتى ، وسيتم إلغاء الحزمة بأكملها. لذلك ، يكون معدل العائد منخفضًا نسبيًا وتكلفة الإنتاج مرتفعة.
لذلك ، من المناسب إضافة WoW إلى عملية 16nm الناضجة بالفعل ، ولكن يتم تطبيق هدف TSMC بالفعل في المستقبل 7 / 5nm.
أعلن Cadence و TSMC أنهم قد اجتازوا الشهادة القياسية WoW Reference Flow 1.0 في أدوات الإيقاع.
