Cadence سے حال ہی 4400MHz پر میں چل رہا ہے، کنٹرولر اور PHY کی جسمانی پرت، TSMC 7nm عمل سمیت صنعت کی پہلی IP انٹرفیس چپس DDR5 میموری، کا اعلان کیا ہے، مائکرون بھی ان کے DDR5 میموری ذرات پیش کیا.
JEDEC فی الحال معیارات DDR5 میموری ترقی کر رہا ہے، یہ اس موسم گرما کو مکمل کرنے کی توقع کی جاتی ہے تو بھی کچھ جاری بنیادی تحقیق، آخر میں کی طرح DDR5 میموری نظر کا انتظار کرنا پڑے ہیں.
کیڈنس DDR5 میموری کنٹرولر اور جسمانی پرت کی ڈیٹا کی شرح 4400MT / ے ہے، وقت CL42، اور مائکروان 8 جی بی ڈی ڈی 5 5 میموری ذرہ پروٹوٹائپ ہے، وولٹیج صرف 1.1V (DDR4 1.2V) ہے، طول و عرض کی حد ± 0.033V.
اس بنیاد کے ساتھ، SOC چپ سازوں مستقبل کے لئے راہ ہموار، ڈیزائن اور DDR5 میموری اپتنتر ضم کرنے کے لئے شروع کر سکتے ہیں.
جیسا کہ DDR4 میموری فریکوئنسی 2133 میگاہرٹج سے 3200 میگاہرٹج تک (JEDEC معیار) سے ہے، 4400 میگاہرٹز صرف DDR5 کے لئے شروع ہوتا ہے. امید ہے کہ یہ آخر میں 6400 میگاہرٹج تک پہنچ جائے گی.
فریکوئنسی کے علاوہ، DDR5 میموری زیادہ صلاحیت ہے جو اس کی بڑی صلاحیت ہے. ، اندرونی ای سی سی کے علاوہ 16 جی بی، 32 جیبی ذرات تیار کرنے کی اجازت دیتا ہے.
DDR5 میموری اب بھی 288 پنوں کی ترتیب پر عمل کرے گا، لیکن مخصوص ڈیزائن یقینی طور پر DDR4 سے مختلف ہو جائے گا، اور دو آزاد 32 بٹ آئی او چینلز موجود ہیں، مجموعی فن تعمیر بہت مختلف ہو گی.
دیگر ڈی ڈی آر 5 میں بہتری میں بھی شامل ہوں گے: بہتر چینل کا استعمال، ضم وولٹیج ریگولیٹرز، اعلی اختتام ماڈیولز پاور مینجمنٹ کی حمایت کے لئے، اور زیادہ.
کیڑے کی توقع ہے کہ پہلے ڈی ڈی آر 55 میموری نظام 2019 میں دستیاب ہو گا، اور پھر جلدی مقبول ہو جائے گا. 2022 تک، یہ تقریبا 25 فیصد رسائی کی شرح حاصل کرے گی.
