Cadence anunció recientemente el primer chip de interfaz IP de memoria DDR5 de la industria, que incluye el controlador y la capa física PHY, fabricado con el proceso TSMC 7nm, que opera a una frecuencia de 4400MHz. Micron también presentó sus propias partículas de memoria DDR5.
JEDEC está desarrollando actualmente una especificación estándar para la memoria DDR5, que se espera que se complete este verano. , Por lo tanto, la corriente sigue siendo una investigación básica, la memoria DDR5 al final tiene que parecerse a lo que tiene que esperar.
La velocidad de datos del controlador de memoria Cadence DDR5 y la capa física es de 4400MT / s, cronometrando CL42, y el prototipo de partícula de memoria DDR5 de 8Gb Micron, el voltaje es solo 1.1V (DDR4 1.2V), rango de fluctuación ± 0.033V.
Con estas bases, los fabricantes de chips SoC pueden comenzar a diseñar e integrar subsistemas de memoria DDR5, allanando el camino para el futuro.
Así como la frecuencia de la memoria DDR4 va de 2133 MHz a 3200 MHz (estándar JEDEC), 4400 MHz es solo el comienzo para DDR5. Se espera que eventualmente llegue a alrededor de 6400MHz.
Además de la frecuencia, la memoria DDR5 es más valiosa que su gran capacidad. , Permite la adición de ECC interno para la fabricación de partículas de 16Gb y 32Gb.
La memoria DDR5 seguirá el diseño de 288 pines, pero el diseño específico será sin duda diferente de DDR4, y hay dos canales IO de 32 bits independientes, la arquitectura general será muy diferente.
Otras mejoras de DDR5 también incluirán: una mejor utilización del canal, reguladores de voltaje integrados, módulos de gama alta para admitir la administración de energía y más.
Cadence espera que el primer sistema de memoria DDR5 esté disponible en 2019 y luego se vuelva popular rápidamente. Para 2022, alcanzará una tasa de penetración de aproximadamente el 25%.
