Cadence 사는 최근 4400MHz의 주파수에서 작동하는 TSMC 7nm 공정을 사용하여 제조 된 컨트롤러 및 PHY 물리층을 포함한 업계 최초의 DDR5 메모리 IP 인터페이스 칩을 발표했으며 Micron은 자체 DDR5 메모리 입자도 발표했습니다.
JEDEC은 현재 DDR5 메모리에 대한 표준 사양을 개발 중이며, 이번 여름에 완료 될 것으로 예상됩니다. , 그래서 현재는 여전히 몇 가지 기본적인 연구, DDR5 메모리는 결국 기다려야 만하는 것처럼 보입니다.
Cadence DDR5 메모리 컨트롤러 및 물리층의 데이터 속도는 4400MT / s, 타이밍 CL42 및 Micron 8Gb DDR5 메모리 입자 프로토 타입, 전압은 1.1V (DDR4 1.2V), 변동 범위는 ± 0.033V입니다.
이러한 기초를 바탕으로 SoC 칩 제조업체는 DDR5 메모리 서브 시스템을 설계 및 통합하여 미래를위한 길을 열어 갈 수 있습니다.
DDR4 메모리 주파수가 2133MHz에서 3200MHz (JEDEC 표준)로 높아지는 것처럼 4400MHz는 DDR5의 시작일뿐입니다. 그것은 결국 6400MHz 주위에 도달 할 것으로 예상됩니다.
주파수 외에도 DDR5 메모리는 대용량보다 더 가치가 있습니다. 내부 ECC를 추가하여 16Gb, 32Gb 입자를 제조 할 수 있습니다.
DDR5 메모리는 여전히 288 핀의 레이아웃을 따르지만 특정 디자인은 확실히 DDR4와 다르며 2 개의 독립적 인 32 비트 IO 채널이 있으므로 전체 아키텍처가 매우 다릅니다.
기타 DDR5 개선 사항에는 채널 활용도 향상, 전압 레귤레이터 통합, 전력 관리 지원을위한 고급 모듈 등이 포함됩니다.
Cadence는 첫 번째 DDR5 메모리 시스템이 2019 년에 출시 될 예정이며 곧 인기를 끌 것으로 예상하고 있으며 2022 년에는 약 25 %의 보급률을 달성 할 것으로 예상됩니다.
