Cadence ha recentemente annunciato prima memoria chip di interfaccia DDR5 IP del settore, tra cui il controller e PHY livello fisico, processo 7nm TSMC, in esecuzione fino a 4400MHz, Micron ha presentato anche le loro particelle di memoria GDDR5.
JEDEC sta attualmente sviluppando la memoria standard GDDR5, si prevede di completare questa estate Così anche sono alcuni in corso la ricerca di base, DDR5 sguardo memoria come alla fine deve aspettare.
controller di memoria dati cadenza DDR5 e strato fisico era 4400MT / s, temporizzazione CL42, con Micron 8Gb DDR5 chip di memoria prototipo, tensione è solo 1.1V (DDR4 1.2V), la banda di oscillazione di ± 0.033V.
Con questa base, i produttori di chip SoC possono cominciare a progettare ed integrare sottosistema di memoria GDDR5, spianando la strada per il futuro.
Proprio come la frequenza della memoria DDR4 va da 2133 MHz a 3200 MHz (standard JEDEC), 4400 MHz è solo l'inizio per DDR5. Si prevede che alla fine raggiungerà circa 6400 MHz.
Oltre alla frequenza, la memoria DDR5 è più apprezzata rispetto a una grande capacità. , Consente l'aggiunta di ECC interno per la produzione di particelle da 16 Gb, 32 Gb.
La memoria DDR5 seguirà ancora il layout di 288 pin, ma il design specifico sarà sicuramente diverso da DDR4, e ci sono due canali IO indipendenti a 32 bit, l'architettura generale sarà molto diversa.
Altri miglioramenti DDR5 includeranno anche: migliore utilizzo del canale, regolatori di tensione integrati, moduli di fascia alta per supportare la gestione dell'alimentazione e altro ancora.
Cadence si aspetta che il primo sistema di memoria DDR5 sia disponibile nel 2019 e che diventi rapidamente popolare. Entro il 2022, raggiungerà una percentuale di penetrazione di circa il 25%.
