Cadence kündigte kürzlich den ersten DDR5-Speicher-IP-Interface-Chip der Branche an, einschließlich des Controllers und der physischen PHY-Schicht, hergestellt im TSMC-7-nm-Prozess, der mit einer Frequenz von 4400 MHz arbeitet. Micron präsentierte auch seine eigenen DDR5-Speicherpartikel.
JEDEC entwickelt derzeit eine Standardspezifikation für DDR5-Speicher, die voraussichtlich diesen Sommer abgeschlossen sein wird. , So ist der Strom noch ein wenig Grundlagenforschung, DDR5-Speicher muss am Ende aussehen wie was warten muss.
Die Datenrate des Cadence DDR5-Speichercontrollers und der physikalischen Schicht beträgt 4400MT / s, Timing CL42 und der Prototyp des Micron 8Gb DDR5-Speicherpartikels, die Spannung beträgt nur 1,1 V (DDR4 1,2 V), der Schwankungsbereich ± 0,033 V.
Mit diesen Grundlagen können SoC-Chip-Hersteller damit beginnen, DDR5-Speicher-Subsysteme zu entwerfen und zu integrieren, die den Weg für die Zukunft ebnen.
So wie die DDR4-Speicherfrequenz von 2133 MHz auf 3200 MHz (JEDEC-Standard) steigt, ist 4400 MHz nur der Anfang für DDR5. Es wird erwartet, dass es schließlich etwa 6400 MHz erreichen wird.
Neben der Frequenz wird DDR5-Speicher mehr geschätzt als große Kapazität. Ermöglicht die Zugabe von internem ECC zur Herstellung von 16 Gb, 32 Gb Partikeln.
DDR5-Speicher wird immer noch dem Layout von 288 Pins folgen, aber das spezifische Design wird sich sicherlich von DDR4 unterscheiden, und es gibt zwei unabhängige 32-Bit-IO-Kanäle, die Gesamtarchitektur wird sehr unterschiedlich sein.
Zu den weiteren Verbesserungen von DDR5 gehören: bessere Kanalnutzung, integrierte Spannungsregler, High-End-Module zur Unterstützung der Energieverwaltung und mehr.
Cadence geht davon aus, dass das erste DDR5-Speichersystem im Jahr 2019 verfügbar sein wird und sich schnell durchsetzen wird, bis 2022 wird es eine Durchdringungsrate von etwa 25% erreichen.
