A Taiwan Semiconductor Manufacturing Co., Ltd. realizou seu 24º seminário técnico anual em Santa Clara e lançou uma tecnologia que pode revolucionar a placa gráfica - Wafer-on-Wafer (tecnologia wafer empilhada) A tecnologia de wafer empilhada usa silício para formar wafers de silício. As conexões through-hole (TSV) com furos de 10 mícrons estão em contato umas com as outras.De acordo com o parceiro Cadence da TSMC, designs de wafer empilhados podem ser colocados no interposer, roteando uma conexão para outra, criando um cubo de dois cristais Empilhe duas ou mais bolachas verticalmente usando o método WoW.
A chamada tecnologia de wafer empilhada empilha camadas de trabalho como 3D NAND, em vez de ser colocada horizontalmente em wafers.Esta abordagem significa que mais células de trabalho podem ser colocadas na mesma área. No círculo, isso significa que cada bolacha pode se comunicar entre si muito rapidamente e com o mínimo de atraso.Para nVidia e AMD, um aumento significativo de desempenho pode ser alcançado.
De particular interesse é que os fabricantes podem usar uma pilha de wafers para colocar duas GPUs em um cartão e publicá-las como atualizações de produtos, criando essencialmente duas GPUs sem exibi-las. Várias configurações de GPU para o sistema operacional.
O maior problema com o empilhamento de wafers agora é que, além do rendimento do wafer, é também que, uma vez que eles estejam ligados, se apenas um wafer for quebrado, haverá dois problemas de desativação de wafer. Muito alta, usando a tecnologia de empilhamento, o calor fica mais concentrado e a vida útil do chip também é difícil de controlar.
O objetivo da TSMC é usar a tecnologia WoW em futuros nós de processos de fabricação de 7nm e 5nm.
