Vias de silício (TSV) 10 em contacto uns com os outros através de ligação da bolacha mícrons-em-Wafer (wow, empilhamento bolacha) é formado usando a técnica. TSMC explicado que o parceiro de cadência, bolacha-em-Wafer (wow, empilhamento bolacha) desenho podem ser colocadas sobre a placa intermediária, uma ligação a uma outra via de ligação, cria um cubo bimorfo. wow métodos pode ser utilizado mesmo mais do que duas bolachas verticalmente empilhados.
Esta técnica permitiria que são inseridos mais núcleos em um pacote e significa que cada wafer podem se comunicar uns com os outros muito rapidamente e com o mínimo de atraso. De particular interesse é que os fabricantes podem usar duas vias WoW GPU em um único cartão, e como uma atualização do produto liberado, criando essencialmente dois GPU, e não será exibido para o sistema operacional de multi-GPU.
O maior problema com o WoW agora é o rendimento do wafer.Quando eles são ligados juntos, se apenas um wafer é quebrado, então mesmo que ambos os wafers estejam bem, eles devem ser descartados.Isso significa que o processo precisa ser Nós de produção de alto rendimento são usados no nó de produção, como o processo de 16 nanômetros da TSMC, para reduzir custos, mas a meta da empresa é usar a tecnologia WoW em futuros nós de processos de fabricação de 7nm e 5nm.
