การผลิตมวลกระบวนการของ TSMC 7nm: ลดการใช้พลังงานลง 65% และลดการใช้พลังงานลง 20% ในอนาคต 5nm

ในโหนด 7nm, TSMC ทะเยอทะยาน, นอกเหนือไปจาก 7nm อย่างเป็นทางการ Vega กล่าวถึงชิปเอเอ็มดี แต่ยังถือส่วนใหญ่ของ TSMC 7nm ซิลิคอนชิป 50 กระบวนการใหม่ที่สามารถปรับปรุงประสิทธิภาพการทำงาน 35% หรือการบริโภคพลังงานที่ต่ำกว่า 65% การอัพเกรดในอนาคต หลังจากเพิ่มประสิทธิภาพการทำงานของเครื่อง 5nm ได้ถึง 15% การใช้พลังงานจะลดลง 20%

Intel 14nm ในกระบวนการ 10nm ของการคลอดบุตรจะมีโอกาสที่จะจับขึ้นกับ บริษัท เซมิคอนดักเตอร์อื่น ๆ ตั้งแต่การแนะนำของชิป 10nm ไม่สามารถก่อน 2019 ซัมซุง, TSMC จะ 7nm กระบวนการผลิตในปีนี้รอบของการแข่งขันครั้งนี้อินเทลจริง หายไปแม้ว่าอย่างเป็นทางการได้ประกาศตัวเองโหนดกระบวนการ 10nm ของอื่นที่ไม่ใช่บ้าน 7nm ในการทำงานซ้ำ ๆ ความหนาแน่นของทรานซิสเตอร์ที่ดีกว่าจะไม่ได้ผล. ในโหนด 7nm, TSMC เป็นความทะเยอทะยานแล้วนอกเหนือไปอย่างเป็นทางการ 7nm เวก้าเอเอ็มดีกล่าวถึง นอกชิปเป็นจำนวนมากในการถือครองอีก 50 7nm TSMC ซิลิคอนชิปกระบวนการใหม่ที่สามารถปรับปรุงประสิทธิภาพการทำงาน 35% หรือการบริโภคพลังงานที่ต่ำกว่า 65% หลังจาก 5nm การอัพเกรดในอนาคตยังสามารถเพิ่มประสิทธิภาพการทำงานของ 15% พลังงานน้อยลง 20%

EEtimes วันนี้รายงานว่าของ TSMC แผนงานเทคโนโลยีเจ้าหน้าที่ประกาศรายละเอียดของกระบวนการและการ 5nm 7nm อนาคตข้างต้นทั้งหมดกระบวนการ 7nm รุ่นแรกจะผลิตในปีนี้และมีมากกว่า 50 ชิปบันทึกเทปออกมาหลังจากนั้นอีกหนึ่งที่เกี่ยวข้องกับซีพียู GPU, ชิพ AI, ชิป cryptocurrency, เครือข่าย, เกม, 5G, ชิป autopilot เป็นต้น

กระบวนการ 7nm จะช่วยเพิ่มประสิทธิภาพการทำงานของ 35% หรือลดลง 65% ในการใช้พลังงานความหนาแน่นชิปถึงระดับสามครั้ง - นี่เป็นข้อความเดิมที่ไม่ได้กล่าวถึงผู้ที่จะเปรียบเทียบ แต่ไม่สามารถ 10nm, เว็บไซต์อย่างเป็นทางการของ TSMC ผลตรงกันข้ามกับกระบวนการ 10nm คือ เพิ่มประสิทธิภาพการทำงานหรือลดการใช้พลังงานลง 40%, 1.6 เท่าความหนาแน่นของชิปดังนั้นอาจมีความคมชัดของกระบวนการ 16nm TSMC 20%

กระบวนการรุ่นแรก 7nm ไม่ได้ใช้กระบวนการพิมพ์หิน EUV, N7 + โหนดจะใช้จ่ายการพิมพ์หิน EUV แต่กระบวนการผลิตที่มีการเปลี่ยนแปลง N7 + ไม่มีการเปลี่ยนแปลงในการทำงานของกระบวนการความหนาแน่นของทรานซิสเตอร์ลดลงประมาณ 20% ในการใช้พลังงานโดย 10% .

นอกจากนี้กระบวนการ N7 + แม้ว่าอัตราผลตอบแทนในปัจจุบันเป็นสิ่งที่ดี แต่มีบางองค์ประกอบที่สำคัญถึงสิ้นปีนี้หรือต้นปีหน้าเพื่อให้ได้รับขั้นตอนการเต็มรูปแบบสำหรับเครื่องมือ N7 + EDA อาจต้องรอจนถึงเดือนสิงหาคม

TSMC ยังมีความเสี่ยงการพิจารณาคดีในปีนี้หลังจากขั้นตอนการผลิต 7nm 5nm เมื่อเทียบกับกระบวนการ 7nm เริ่มต้นกระบวนการของ TSMC อาจจะไม่เป็น 5nm เพื่อลดการใช้พลังงานลง 20% เป็นแล้ว 1.8 เท่าสูงกว่าความหนาแน่นของทรานซิสเตอร์เป็นผลการดำเนินงานที่คาดว่าจะเพิ่มขึ้น 15% แต่ การใช้งานของอุปกรณ์ใหม่จะเพิ่มขึ้น 25% ถ้าเป็นไปได้

ตามแผนก่อนหน้านี้กระบวนการผลิต 5nm ของ TSMC คาดว่าจะอยู่ในปริมาณการผลิตในปี 2020 เมื่อคำราบรื่นของ Intel อาจเข้าสู่โหนด 7nm