इंटेल 14nm पर, अवसर को जन्म देने की प्रक्रिया 10nm प्रतियोगिता के इस दौर अन्य अर्धचालक कंपनियों के साथ पकड़ने के लिए, के बाद से 10nm चिप्स की शुरूआत से पहले 2019, सैमसंग, TSMC उत्पादन की प्रक्रिया इस साल 7nm होगा नहीं किया जा सकता, इंटेल सच खो, भले ही आधिकारिक बार-बार अपनी ही 10nm प्रक्रिया नोड प्रदर्शन में 7nm घर के अलावा अन्य, की घोषणा की है बेहतर ट्रांजिस्टर घनत्व बेकार है। 7nm नोड में, TSMC पहले से ही महत्वाकांक्षी है, 7nm वेगा एएमडी अधिकारी के अलावा उल्लेख किया चिप के बाहर, एक और 50 7nm TSMC सिलिकॉन चिप पकड़े की अधिकता, नई प्रक्रिया में प्रदर्शन 35% या 65% कम बिजली खपत से सुधार कर सकते हैं, के बाद भविष्य के उन्नयन के लिए 5nm आगे 15% के प्रदर्शन, 20% कम बिजली बढ़ा सकते हैं।
EEtimes आज खबर दी है कि TSMC की प्रौद्योगिकी रोडमैप अधिकारियों प्रक्रिया और भविष्य 7nm 5nm के विवरण की घोषणा की, सभी पहली पीढ़ी 7nm प्रक्रिया से ऊपर, इस साल का उत्पादन करेगा, और वहाँ 50 से अधिक चिप्स एक के बाद एक, सीपीयू से संबंधित बाहर टेप कर रहे हैं, GPU, ऐ चिप, चिप एन्क्रिप्शन मुद्रा, नेटवर्किंग, जुआ खेलने, 5G, और इसलिए autopilot चिप उद्योग पर।
7nm प्रक्रिया 35% या बिजली की खपत में 65% की कमी के प्रदर्शन में वृद्धि होगी, चिप घनत्व स्तर तीन बार तक पहुँच जाता है - यहाँ मूल पाठ जिसे तुलना करने के लिए उल्लेख नहीं था, है, लेकिन 10nm नहीं किया जा सकता, TSMC आधिकारिक वेबसाइट परिणाम 10nm प्रक्रिया के साथ इसके विपरीत है 20% प्रदर्शन वृद्धि या 40%, 1.6 गुना चिप के घनत्व से शक्ति कम होती है, इसलिए वहाँ शायद TSMC 16nm प्रक्रिया विपरीत है।
7nm पहली पीढ़ी प्रक्रिया लिथोग्राफी EUV प्रक्रिया का उपयोग नहीं करता, N7 + नोड लिथोग्राफी EUV खर्च करेगा, लेकिन निर्माण की प्रक्रिया बदल गया है, N7 + प्रक्रिया, ट्रांजिस्टर घनत्व के बारे में 20% से 10% से बिजली की खपत में कमी के प्रदर्शन में कोई परिवर्तन ।
इसके अलावा, N7 + प्रक्रिया हालांकि वर्तमान उपज अच्छा है, लेकिन वहाँ आदेश पूरी प्रक्रिया को प्राप्त करने के लिए N7 + EDA उपकरण शायद अगस्त तक इंतजार करना के लिए में इस साल या अगले साल की शुरुआत के अंत तक कुछ प्रमुख तत्व हैं।
TSMC भी प्रारंभिक 7nm प्रक्रिया के साथ तुलना में इस साल परीक्षण जोखिम 7nm 5nm उत्पादन की प्रक्रिया के बाद, TSMC की प्रक्रिया शायद लंबे समय तक 20% से ऊर्जा की खपत को कम करने के लिए 5nm होना है, तो 1.8 गुना अधिक ट्रांजिस्टर घनत्व, प्रदर्शन के रूप में, 15% की वृद्धि की उम्मीद है, लेकिन नए उपकरणों के उपयोग यदि संभव हो तो 25% से वृद्धि होगी।
पिछली योजना के अनुसार, 2020 में टीएसएमसी की 5 एनएम प्रक्रिया वॉल्यूम उत्पादन में होने की उम्मीद है, जब इंटेल के चिकनी शब्द 7 एनएम नोड में प्रवेश कर सकते हैं।