케이던스 (Cadence)는 기술력과 주파수면에서 DDR5의 새로운 발전을 발표했다. DDR5 메모리는 여전히 주류이며, 잠재력을 지속적으로 활용하고있다.
현재 JEDEC 표준 조직은 차세대 DDR5 메모리 사양을 연구하고 있으며 이미 예비 버전이 있으며 Cadence는 새로운 사양의 첫 번째 DDR5 IP 물리층 인터페이스 칩을 개발했습니다.
테스트 칩은 TSMC의 7nm 공정으로 제조되며, 데이터 전송 속도는 4400MT / s에이를 수 있으며, 이는 4400MHz까지의 주파수이며, 상업적으로 가장 빠른 DDR4-3200보다 37.5 % 빠릅니다.
Cadence DDR5 PHY 물리 계층의 검증 및 협업을 지원하기 위해, 마이크론은 또한 DDR5 메모리 엔지니어링 프로토 타입의 예비 버전을 제공했다.
이에 앞서 Rambus는 7nm 공정에서 DDR5 IP에 대해 언급했으며 DDR5 메모리는 2020 년까지 상업적으로 제공되지 않을 것이며 첫 번째 제품은 당연히 서버 및 데이터 센터가 될 것이며 소비자 수준은 더욱 낮아질 것으로 예상됩니다.
AMD가 현재의 AM4 인터페이스가 새로운 인터페이스를 대체하고 DDR5에 대한 지원을 추가 할 가능성이 매우 높은 2020 년까지 계속 지원할 것이라고 AMD가 약속했다고 언급 할 가치가있다.
