DDR4 स्मृति अभी भी पूर्ण मुख्यधारा, लगातार आगे जा रहा है की क्षमता, आवृत्ति पार कर गया है 5GHz, लेकिन यह भी पहले से ही जगह। ताल में DDR5 की अगली पीढ़ी ने आज घोषणा की नई प्रगति DDR5, प्रौद्योगिकी या आवृत्ति की परवाह किए बिना काफी आगे हैं नल है।
वर्तमान में, JEDEC मानक संगठनों DDR5 स्मृति विनिर्देशों की अगली पीढ़ी पर काम कर रहे, एक प्रारंभिक संस्करण, ताल इस बार बाहर नए विनिर्देश के लिए पहली DDR5 आईपी भौतिक परत इंटरफ़ेस चिप है।
परीक्षण चिप 7nm TSMC प्रक्रिया, अप करने के लिए 4400MT / s डाटा दर, कि है, 4400MHz अप करने के लिए आवृत्ति, 37.5% करने के लिए वर्तमान वाणिज्यिक सबसे तेजी से DDR4-3200 गति अप करने के लिए की तुलना में।
आदेश का समर्थन और सहयोग ताल DDR5 PHY शारीरिक परत पुष्टि के लिए, माइक्रोन भी DDR5 स्मृति इंजीनियरिंग प्रोटोटाइप का अपनी प्रारंभिक संस्करण प्रदान करता है।
इससे पहले, Rambus भी 7nm DDR5 आईपी प्रौद्योगिकी, DDR5 स्मृति में उल्लेख किया गया है और 2020, प्राकृतिक या सर्वर और डेटा केन्द्रों के पहले बैच तक व्यावसायिक रूप से उपलब्ध होने के लिए, यहां तक कि उपभोक्ता की सूची पर उम्मीद है।
ऐसा नहीं है कि उल्लेख के लायक है, एएमडी अब AM4 इंटरफेस का वादा किया है जाएगा हमेशा 2020 में समर्थन करते हैं, उस समय की संभावना नए इंटरफेस से बदल दिया जाएगा, DDR5 के लिए समर्थन जोड़ने।
