Las dos compañías trabajarán juntas en RISC-V próxima Asamblea General (RISC-V Taller, se llevará a cabo en la Universidad Politécnica de Cataluña en España puede 7-10), la exposición de un conjunto completo de RISC-V Desarrollar, depurar y rastrear procesos de diseño.
UltraSoC actualmente proporciona un conjunto de exclusivo entorno de desarrollo RISC-V comercial, incluyendo el análisis de sistema-en-chip (SoC), el procesador se puede utilizar para el seguimiento y otras opciones para satisfacer las necesidades de los usuarios finales. Como un pionero de la industria, ha desarrollado un RISC UltraSoC en 2017 tecnología de seguimiento procesador -V, y entonces pronto se proporcionará a rastrear especificación RISC-V Foundation (Fundación RISC-V), parte de la base para el trabajo de normalización. la compañía sigue siendo plenamente comprometidos a apoyar la Fundación norma RISC-V la medida - formatos de control / depuración y traza procesador de propuestas, que la empresa propuso una estrategia de desarrollo para proporcionar soluciones de depuración y desarrollo integrados para cualquier arquitectura de procesador ARM incluyendo, cadencia / Tensilica, CEVA y MIPS, incluyendo Consistente.
Tecnología núcleos de los Andes se basan en alto rendimiento AndeStar ™ V5 de 32 bits y de 64 bits la arquitectura, la asociación UltraSoC permitirá a los clientes a utilizar los Andes V5 N25 y el procesador NX25, puede ir a elegir e integrar los análisis integrados avanzados función de tecnología Andes usando clientes principales procesador de alto rendimiento de 32 bits y 64 bits, puede estar fuera de los procesadores de seguimiento RISC-V es también posible utilizar el análisis de SoC UltraSoC y la depuración de la IP, estas características juntas dan diseñadores SoC con una visibilidad completa, no sólo se puede observar el rendimiento del grano, sino también observar el funcionamiento de todo el sistema.
Tecnología Andes ha adoptado RISC-V como la arquitectura V5 que es AndeStar sus procesadores quinta generación, y publicado su familia AndesCore ™ de procesador configurable familia IP de procesador de dos de gama alta: 32 bits y 64 bits N25 la NX25. ambos productos se basan en RISC-V, y el rendimiento real de más de 3,4 CoreMark / MHz, mientras que el número de puertas respectivamente hasta 30K (N25) y 50K (NX25), en TSMC (TSMC) proceso de HPC 28nm beneficiarse inteligencia integrada en ideales 1,1 GHz. N25 y NX25 es la frecuencia de reloj más alto tareas de control de velocidad de reloj es, y después de que el usuario selecciona cualquiera de un núcleo, que puede estar disponible desde el UltraSoC.
Director de Tecnología corazón de cristal de Tecnología y Director General Adjunto Superior de la I + D Dr. Su Wang Meng, dijo: 'En vista de su relación excepcional rendimiento / potencia, configuración flexible y herramientas de apoyo integral, el procesador N25 y NX25 AndesCore por nuestros clientes selección amplia seleccionar UltraSoC como analíticas incorporadas, seguimiento y verificación de prioridad socios en el campo, vamos a proporcionar un entorno de desarrollo avanzado para nuestros clientes, incluyendo el funcionamiento interno y el proceso de SoC sin alterar la conducta objetivo conocimiento de la situación de una ejecución. UltraSoC ha demostrado a sí mismo está trabajando en RISC-V eco-sistema, por lo que es claramente el mejor socio para nuestra arquitectura V5 RISC-V. tenemos el placer de unir las manos en servicio un número de clientes comunes, Utilizan el procesador Andes N25 / NX25 de Crystal y las soluciones de seguimiento y IP de UltraSoC para satisfacer sus exigentes aplicaciones.
CEO Rupert Baines UltraSoC, dijo: 'Me alegro de que podemos trabajar juntos para Tecnología Andes y su innovador núcleo del procesador RISC-V, y trabajar juntos para ayudar a nuestros clientes mutuos se aprovechan de su arquitectura líder V5 AndeStar, y los clientes Utilice el análisis SoC de UltraSoC y depure la trazabilidad de IP y procesador para comprender completamente el sistema e implementar el diseño.
RISC-V es una arquitectura del conjunto de instrucciones abierta de la Universidad de California, Berkeley, que ha sido ampliamente utilizado de forma rápida en el original. Tecnología Andes UltraSoC y son miembros activos de la Fundación RISC-V y V-RISC el desarrollo ha jugado un papel activo. ambas compañías participaron en la totalidad de la Asamblea general RISC-V, también participará en la octava RISC-V Asamblea general celebrada en Barcelona.
UltraSoC se compromete a proporcionar una herramienta óptima para ayudar a los diseñadores de sistemas complejos a realizar observaciones de alto valor y en profundidad del rendimiento de hardware y software al mismo tiempo. Este seguimiento de observación puede cubrir todo el sistema electrónico, especialmente importante es la función de observación y análisis. Puede desempeñar un papel en la operación real del producto, no solo en la fase de diseño, el beneficio resultante es que puede mejorar significativamente su seguridad, capacidades de protección, rendimiento y consumo de energía. Los diseñadores pueden monitorear y comprender la colaboración de hardware y software. Condiciones de tiempo de trabajo y ajuste del sistema incluso después de que el chip se haya implantado en un diseño general del sistema. La tecnología de análisis integrada de UltraSoC puede reducir los costos de desarrollo en un 25% y evitar el rediseño y acortar el tiempo de comercialización. En términos de otros aspectos para lograr ahorros de costos significativos y crear una ventaja competitiva.