Die beiden Unternehmen werden zusammenarbeiten, um in RISC-V anstehende Generalversammlung, die Ausstellung einen kompletten Satz von RISC-V (RISC-V-Workshop wird an der Polytechnischen Universität von Katalonien in Spanien Mai 07-10 gehalten werden) Entwickeln, debuggen und verfolgen Sie Entwicklungsprozesse.
UltraSoC bietet derzeit eine Reihe von exklusiver kommerzieller RISC-V-Entwicklungsumgebung, einschließlich der Analyse System-on-Chips (SoC), kann der Prozessor für die Verfolgung und andere Optionen verwendet werden, um die Bedürfnisse des Endverbrauchers gerecht zu werden. Als Pionier der Branche, entwickelte eine RISC UltraSoC im Jahr 2017 hat -V-Prozessor-Tracking-Technologie, und dann wird es bald verfolgen Spezifikation RISC-V Foundation (RISC-V-Stiftung) zur Verfügung gestellt werden, Teil des Fundaments für die Normungsarbeit. das Unternehmen bleibt voll auf die Standard-RISC-V-Stiftung unterstützt die Bedienung - Steuerung / Debug- und Trace-Formate vorgeschlagen Prozessor, der das Unternehmen eine umfassende Entwicklungsstrategie vorgeschlagen integrierte Debugging und Entwicklungslösungen für jede Prozessorarchitektur einschließlich ARM, Cadence / Tensilica, CEVA und MIPS zur Verfügung zu stellen, einschließlich Konsequent.
Andes Technologie Kerne basieren auf High-Performance-AndeStar ™ V5 32-Bit- und 64-Bit-Architektur, mit UltraSoC Partnerschaft ermöglicht es Kunden, Andes V5 N25 und NX25 Prozessor zu verwenden, können Sie gehen eine erweiterte integrierte Analytik zu wählen und integrieren Anden-Technologie Hochleistungs-32-Bit und 64-Bit-Prozessorkerne Kunden mit der Funktion kann außerhalb von RISC-V-Tracking-Prozessoren ist auch möglich, die SoC UltraSoC Analyse zu verwenden und die IP-Debugging, diese Funktionen zusammen geben SoC-Designer bieten volle Transparenz, nicht nur um die Leistung des Kernels zu beobachten, sondern auch, um den Betrieb des gesamten Systems zu beobachten.
Andes Technology hat RISC-V als die V5-Architektur eingeführt, die AndeStar seiner fünfte Generation Prozessoren ist, und veröffentlichte seine AndesCore ™ Familie von konfigurierbaren Prozessor-IP-Familie von zwei High-End-Prozessor: 32-Bit- und 64-Bit-N25 die NX25. beide Produkte basieren auf RISC-V, und die tatsächliche Leistung von mehr als 3,4 Coremark / MHz, während die Anzahl der Gatter jeweils bis 30K (N25) und 50K (NX25), in TSMC (TSMC) Prozess der 28-nm-HPC Die maximale Taktfrequenz beträgt 1,1 GHz. "N25 und NX25 eignen sich ideal für Hochgeschwindigkeits-Steuerungsaufgaben. Nach der Auswahl eines dieser Kerne können Anwender von der integrierten UltraSoC-Intelligenz profitieren.
Kristallherz Technologie Chief Technology Officer und Senior Deputy General Manager von F & E Dr. Su Wang Meng, sagte: ‚Im Hinblick auf seine außergewöhnliche Leistung / Leistungsverhältnis, flexible Konfiguration und umfassende Support-Tools, N25 und NX25 AndesCore Prozessor von unseren Kunden große Auswahl UltraSoC als eingebettete Analytik wählen, Überwachung und Überprüfung der Priorität Partner auf dem Gebiet, werden wir eine fortschrittliche Entwicklungsumgebung für unsere Kunden, einschließlich der internen Betrieb und SoC-Prozess zur Verfügung stellen, ohne das Zielverhalten zu stören Einblick in die Situation einer Hinrichtung. UltraSoC bewährt hat sich auf RISC-V eco-System arbeitet, so ist es eindeutig der beste Partner für unsere V5 RISC-V-Architektur. wir freuen uns, eine Reihe von gemeinsamen Kunden Hände in Dienst zu verbinden, Sie verwenden den Anden N25 / NX25-Prozessor von Crystal und die IP- und Tracking-Lösungen von UltraSoC, um ihre anspruchsvollen Anwendungen zu erfüllen.
Rupert Baines UltraSoC CEO, sagte: ‚Ich bin froh, dass wir gemeinsam an Anden Technologie arbeiten und ihren innovativen RISC-V-Prozessorkern und zusammenarbeiten, um unsere gemeinsamen Kunden nutzen ihre führende V5 AndeStar Architektur zu helfen, und Kunden Nutzen Sie die SoC-Analyse von UltraSoC und debugieren Sie IP- und Prozessor-Traceability, um das System zur Implementierung des Designs vollständig zu verstehen.
RISC-V ist ein Open-Befehlssatzarchitektur von der University of California, Berkeley, hat es schnell weit verbreitet in der Original verwendet. UltraSoC Anden-Technologie und sind aktive Mitglieder der RISC-V-Stiftung und RISC-V die Entwicklung hat eine aktive Rolle gespielt. beiden Unternehmen in alle der RISC-V-Vollversammlung teilnahmen, werden auch in der achten RISC-V-Generalversammlung in Barcelona teilnehmen.
UltraSoC hat es sich zur Aufgabe gemacht, Entwicklern komplexer Systeme ein optimales Tool zu bieten, mit dem sie gleichzeitig hochwertige und detaillierte Beobachtungen der Hardware- und Softwareleistung durchführen können, die das gesamte elektronische System abdeckt, besonders wichtig ist die Beobachtungs- und Analysefunktion. Sie können nicht nur in der Entwurfsphase eine Rolle für den tatsächlichen Betrieb des Produkts spielen, sondern auch die Sicherheit, die Schutzfunktionen, die Leistung und den Stromverbrauch deutlich verbessern und die Zusammenarbeit von Hardware und Software überwachen und verstehen Arbeitsbedingungen und Feinabstimmung des Systems, selbst nachdem der Chip in ein Gesamtsystemdesign implantiert wurde UltraSoCs eingebettete Analysetechnologie kann die Entwicklungskosten um 25% reduzieren und ein Redesign vermeiden und die Zeit bis zur Markteinführung verkürzen In Bezug auf andere Aspekte, um signifikante Kosteneinsparungen zu erzielen und einen Wettbewerbsvorteil zu schaffen.