Les deux sociétés travailleront ensemble à l'Assemblée générale à venir V architecture RISC (atelier V-RISC, aura lieu à l'Université Polytechnique de Catalogne en Espagne 7 au 10 mai), l'exposition d'un ensemble complet de RISC-V Développer, déboguer et suivre les processus de conception.
UltraSoC fournit actuellement un ensemble d'environnement commercial exclusif de développement RISC-V, y compris le système sur puce analyse (SoC), le processeur peut être utilisé pour le suivi et d'autres options pour répondre aux besoins des utilisateurs finaux. En tant que pionnier de l'industrie, a développé un RISC UltraSoC en 2017 -V technologie de suivi des processeurs, et bientôt suivi sa spécification de suivi à la Fondation RISC-V pour une utilisation dans le cadre des efforts de normalisation de la Fondation.La société reste pleinement engagée à soutenir les normes Fondation RISC-V l'opération - contrôle / mise au point et les formats proposés traces processeur, dont la société a proposé une stratégie globale de développement pour fournir des solutions intégrées de débogage et de développement pour une architecture de processeur ARM, y compris, Cadence / Tensilica, CEVA et MIPS, y compris Cohérent.
noyaux Andes technologiques sont basées sur la haute performance AndeStar ™ V5 32 bits et l'architecture 64 bits, avec le partenariat UltraSoC permettra aux clients d'utiliser Andes V5 N25 et le processeur NX25, vous pouvez aller à choisir et intégrer des analyses avancées intégrées Andes fonctionner la technologie utilisant les clients de base de processeur 32 bits haute performance et 64 bits, peuvent être en dehors des processeurs de suivi RISC-V est également possible d'utiliser l'analyse SoC UltraSoC et le débogage de l'IP, ces caractéristiques donnent ensemble les concepteurs SoC avec une visibilité complète, non seulement peuvent observer les performances du noyau, mais aussi observer le fonctionnement du système.
Andes La technologie a adopté RISC-V comme l'architecture V5 qui est AndeStar ses processeurs de cinquième génération, et sa famille sorti AndesCore ™ de la famille IP du processeur configurable de deux processeurs haut de gamme: 32 bits et 64 bits N25 le NX25. les deux produits sont basées sur le RISC-V, et le rendement réel de plus de 3,4 CoreMark / MHz, tandis que le nombre de portes, respectivement, jusqu'à 30K (N25) et 50K (NX25), dans le processus TSMC (TSMC) de HPC 28nm bénéficier l'intelligence embarquée dans 1.1GHz idéal. N25 et NX25 est la plus élevée des tâches de contrôle horloge vitesse fréquence d'horloge est, et après que l'utilisateur sélectionne tout d'un noyau, qui peut être disponible à partir du UltraSoC.
Crystal Heart Technology Chief Technology Officer et Senior Vice-directeur général de R & D Dr Su Wang Meng, a déclaré: « Compte tenu de son ratio performance / puissance exceptionnelle, une configuration souple et des outils complets de soutien, processeur N25 et NX25 AndesCore par nos clients sélection la plus large sélection UltraSoC comme l'analyse intégrée, le suivi et les partenaires prioritaires de vérification sur le terrain, nous fournirons un environnement de développement avancé pour nos clients, y compris le fonctionnement interne et le processus SoC sans perturber le comportement cible un aperçu de la situation d'une exécution. UltraSoC a fait ses preuves travaille sur l'éco-système RISC-V, il est donc clairement le meilleur partenaire pour notre architecture V5 RISC-V. nous sommes heureux de joindre les mains en service un certain nombre de clients communs, Ils utilisent le processeur Andes N25 / NX25 de Crystal et les solutions IP et de suivi UltraSoC pour répondre à leurs applications exigeantes.
PDG Rupert Baines UltraSoC, a déclaré: « Je suis heureux que nous puissions travailler ensemble pour Andes Technology et son noyau de processeur innovant RISC-V, et travailler ensemble pour aider nos clients mutuels tirer profit de son leader l'architecture V5 AndeStar, et les clients Utiliser l'analyse SoC d'UltraSoC et déboguer la traçabilité des IP et des processeurs pour bien comprendre le système d'implémentation de la conception.
RISC-V est une architecture de jeu d'instructions ouvert de l'Université de Californie, Berkeley, il a rapidement été largement utilisé dans l'original. UltraSoC Andes et la technologie sont des membres actifs de la Fondation V-RISC et V-RISC le développement a joué un rôle actif. deux entreprises ont participé à tous les V-RISC Assemblée générale, participera également à la huitième Assemblée générale V architecture RISC tenue à Barcelone.
UltraSoC s'engage à fournir un outil optimal pour aider les concepteurs de systèmes complexes à effectuer des observations approfondies et approfondies de la performance matérielle et logicielle.Ce type de suivi d'observation peut couvrir tout le système électronique, et surtout la fonction d'observation et d'analyse. Peut jouer un rôle dans le fonctionnement réel du produit, pas seulement dans la phase de conception, ce qui permet d'améliorer considérablement sa sécurité, ses capacités de protection, ses performances et sa consommation d'énergie. Les conditions de travail et le réglage du système même après l'implantation de la puce dans la conception globale du système La technologie d'analyse intégrée d'UltraSoC peut réduire les coûts de développement de 25% et éviter la refonte et raccourcir les délais de mise sur le marché En termes d'autres aspects pour réaliser des économies significatives et créer un avantage concurrentiel.