تعارف: 11 اپریل، 2018 کو، چین کے انٹیلجنٹ نیٹ ورک روڈ نیٹ ورک کے لئے، عوامی سلامتی اور نقل و حمل کی وزارت وزارت نے مشترکہ طور پر 'پرنٹ پر نوٹس اور انٹیلجنٹ نیٹ ورک گاڑی روڈ ٹیسٹ مینجمنٹ ریگولیشنز (آزمائشی) کی تقسیم' جاری کی. ٹیسٹ سڑکوں کے نیٹ ورک قابلیت کو ملانے پر ذہین کاروں دے، بلکہ سخت حالات کی ایک بڑی تعداد بنا دیا جبکہ ایک قانونی بنیاد تین وزارتوں فراہم کرتا ہے.
کون سا، باب دوم نقطہ 'ٹیسٹ جسم، ٹیسٹ کے ڈرائیور اور ٹیسٹ گاڑیوں'، تین وزارتوں کی ضروریات کے آرٹیکل VII کے پیراگراف (د) میں: ایک گاڑی ریاست ریکارڈ، سٹور اور آن لائن نگرانی، اصل وقت کی واپسی پہلے مندرجہ ذیل ، 2، 3 کی معلومات، اعداد و شمار اور خود کار طریقے سے کم از کم تین سال کے لئے ریکارڈ اور ذخیرہ گاڑی حادثے اس وقت ہوتی ہے یا ایک ناکامی حالت پہلے مندرجہ ذیل معلومات کم از کم 90 سیکنڈ ہے، ڈیٹا سٹوریج:
1. گاڑی کا کنٹرول موڈ؛ 2. گاڑی کی پوزیشن؛ 3. گاڑی کی رفتار، تیز رفتار اور دیگر تحریک کی حیثیت؛ 4. ماحولیاتی تصور اور جواب کی حیثیت؛ 5. گاڑی روشنی کے علاوہ، سگنل اصل وقت کی حیثیت؛ 6. گاڑی بیرونی 360 ڈگری ویڈیو نگرانی؛ ویڈیو اور آواز کی نگرانی گاڑی ٹیسٹ ڈرائیوروں اور انٹرایکٹو ریاست کی عکاسی؛ ریموٹ کنٹرول ہدایات (اگر کوئی) گاڑی موصول؛ گاڑی غلطی شرط (اگر کوئی).
اس سے متعلقہ شعبوں میں بھی کام کی ضروریات کی ایک بڑی تعداد باہر مندرجہ بالا شرائط کے علاوہ میں، دیکھا جا سکتا ذہین نیٹ ورک منسلک کرنے کے لئے روڈ ٹیسٹ کے لئے کاروں کو ملانے ذہین نیٹ ورک کی اگلی نسل مواصلات، نگرانی، کنٹرول اور محفوظ کرنے کی ٹیکنالوجی کی ترقی کی ایک بڑی تعداد کو فروغ ملے گا SOC کی ترقی کے لئے گاڑی کے نئے مارکیٹ کے مواقع فراہم کرنے کے لئے.
ایمبیڈڈ FPGA (eFPGA) چپ کی اس قسم میں ایک اہم کردار ادا کرے گا. گاڑی کے باہر سے ملنے کے لئے ہے، 360 ڈگری ویڈیو کی نگرانی کے اعداد و شمار کے حصول اور پروسیسنگ کے آرٹیکل VI میں ذکر کرنے eFPGA کا استعمال کرتے ہوئے ڈیزائن سے متعلق افعال چپ واضح فوائد ہیں ایک ہی وقت میں آزاد FPGA چپ اور eFPGA IP مصنوعات کی کمپنی ہے، کے طور پر Achronix ہوشیار کار SOC ڈیزائنرز FPGA چپ پر ڈبگ متعلق افعال کی ترقی اور کے لئے مدد کر سکتے ہیں، اور اہم ڈیزائن تبدیلیوں کے بغیر مارکیٹ اندراج بیچ ایپلی کیشنز کے بعد فوری طور پر منتقلی کے ڈیزائن ای سی پی پی اے کے ساتھ لیس ایس سی سی.
قول بصری سرایت ڈیزائن کے نظام کی eFPGA حمایت 360 ڈگری میدان کے بارے میں، Achronix سیمیکمڈکٹر، مضمون کے لئے سینئر پروڈکٹ مارکیٹنگ مینیجر، جس کا عنوان 'سرایت وژن کے نظام کے لئے نقطہ نظر کے eFPGA 360 ڈگری میدان' کے آلوک Sanghavi پڑھیں کریں کے لئے کس طرح.
EFPGA 360 ڈگری کے پیش نظر سرایت وژن نظام کے میدان پر لاگو
مصنف: آلوک Sanghavi، Achronix سیمیکمڈکٹر سینئر پروڈکٹ مارکیٹنگ مینیجر
ایمبیڈڈ 360 ° اعلی قرارداد کیمرے کے نظام کی ایک بہسنکھیا کے ساتھ نقطہ بصری میدان اصلی کیمروں کی ایک بہسنکھیا، اس طرح کے نظام میں اس طرح آٹوموٹو سینسر فیوژن، ویڈیو کی نگرانی، ہدف کا پتہ لگانے اور تحریک کا تجزیہ کی ایپلی کیشنز، کی ایک قسم میں داخل ہے. ویڈیو سلسلہ (6) فی فریم کی بنیاد، مسخ اور دیگر تصویری artifact کو اصلاح، نمائش اور سفید توازن ایڈجسٹمنٹ، اور متحرک ایک 360 ° panoramic نقطہ نظر میں سلائی 60 FPS کے 4K قرارداد اور فریم کی شرح کرنے کے لئے ایک دوسرے کے ساتھ لایا جاتا ہے آؤٹ پٹ، آخر میں ایک جغرافیہ تعاون کی جگہ پر پیش کیا.
فی الحال ایسی ایپلی کیشنز کے اعلی قرارداد کی مچھلی کی آنکھ کیمرے کے لینس کے لئے استعمال عام طور پر نقطہ نظر کی ایک وسیع زاویہ میدان (FOV) کے ارد گرد سب سے بڑے باداوں کیمرے کے نظام میں سے ایک تلاش کر رہے ہیں ہے: اصل وقت یا بیرونی میموری سے اسٹور میں / پڑھنے اور رسائی ایک سے زیادہ کیمرے کے آدانوں پھر ہارڈ ویئر کے ایک فریم تاخیر کے اندر کرنے کی ضرورت کے طور پر ایک فریم. عملدرآمد کیا جاتا ہے جس کے اعداد و شمار ،، ان پٹ پروسیسنگ کیمرے اور آنے والی سلائی خام سینسر ڈیٹا پیداوار ویڈیو درمیان مدت میں مکمل کیا جاتا ہے.
CPU کے ساتھ اعلی کارکردگی کمپیوٹنگ کے پلیٹ فارم، اصل وقت کی تصویر پروسیسنگ کے کاموں کے لئے وقف ہارڈویئر سرعت کاری فراہم کرنے کی سمت کے ساتھ سمنوی FPGA کے استعمال کی سمت کیا گیا ہے. یہ ترتیب خاص طور پر پیچیدہ الگورتھم، وہ فوری طور پر موضوعات اور تناظر کے درمیان سوئچ کر سکتے ہیں جہاں پر توجہ مرکوز کرنے CPU کی اجازت دیتا ہے اور، ایک FPGA کو تفویض بار بار کاموں ان تراکیب تنازعہ نہیں ہے کے بعد، ایک ہارڈویئر سرعت / coprocessor / اتارنا انجن FPGA اور CPU مجرد آلات کے طور پر استعمال، بھی نظام کی مجموعی کارکردگی کو بڑھانے کے کر سکتے ہیں یہاں تک کہ اگر اسے تشکیل کے طور پر کام کرنے کے لئے ، لیکن آپ کے ہاتھوں پر دستانے ڈالنے کی طرح.
مثال کے طور پر، ایک fisheye لینس سے حاصل ایک تصویر شدید مسخ کا شکار، سلائی آپریشن اس طرح ایک سے زیادہ کیمرے ویڈیو نسل کی بنیاد پر کیا جاتا ہے انتہائی کمپیوٹ ماسٹر کاموں کی جاتی ہے، اس کی وجہ نقطہ پکسل کاروائیوں ہے. یہ اصل وقت کی تصویر سلائی کی ایک بہت کی ضرورت ہے اور انتہائی متوازی پروسیسنگ فن تعمیر. تاہم، ایپلی کیشنز کی اس اگلی نسل سے تجاوز FPGA کی بنیادی وجہ تاخیر چپ ڈیٹا throughput کے لئے، کارکردگی حاصل کی پیروی کرنے کے لئے جاری کر سکتے ہیں. اس کے نتیجے میں نظام، throughput کی رفتار اور کارکردگی کی مجموعی ولمبتا کو متاثر کرے گا .
ایک eFPGA سیمکولیڈور دانشورانہ ملکیت (آئی پی) شامل کریں جو ایک سی سی یو میں ایس سی یو کے ساتھ سرایت ہوسکتی ہے. ایک واحد اکیلے FPGA چپ اور سی پی یو کے حل کے مقابلے میں، ایمبیڈڈ FPGA سرنی کی ساخت منفرد فوائد ہیں. اہم فائدہ مضبوط کارکردگی ہے. eFPGA وسیع براہ راست ایک ASIC (کوئی I / O بفر)، فراہم کرنے میں نمایاں بہتری آئی ماحصل، ولمبتا اور کم ولمبتا اصل وقت تصویر پروسیسنگ کی گھڑی چکروں کو شمار کرنے کے لئے سنگل ہندسے کو ایک متوازی انٹرفیس کی طرف سے منسلک کیا جا سکتا ہے ایک پیچیدہ عمل ہے کلیدی، جیسے فیسھی لینس کی مساوات کو درست کرنا ایک ایسا عمل ہے.
کا استعمال کرتے ہوئے Speedcore eFPGA IP، کلائنٹ اس کی منطق، میموری، اور ڈی ایس پی وسائل کی ضروریات کی وضاحت کر سکتے ہیں، پھر Achronix اس آئی پی کو ان کی ضروریات کو پورا کرنے کے لئے تشکیل کر سکتے ہیں. لک اپ ٹیبل (LUTs)، رام سیل بلاک اور DSP64 یونٹ بلاک کے، بلاکس کی تعمیر کی طرح مل کر کیا جا سکتا ہے کسی بھی درخواست کے لئے بہترین پروگرام سازی کی ساخت بنائیں.
معیاری منطق، میموری، اور ڈی ایس پی سرایت سیل ماڈیول کے علاوہ میں، کسٹمر بھی ان کے اپنے فعال بلاکس Speedcore eFPGA ساخت کے اندر ایک دوسرے کے ساتھ ان پر باضابطہ بلاکس اور ایک روایتی عمارت بلاک کے اپنی مرضی کی منطق صف ڈھانچے کی طرف سے بہتر کرنے کے لئے شامل کیا جا سکتا وضاحت کر سکتے ہیں. انٹیگریٹڈ eFPGA کے سائز کو کم کرنے اور ہدف ایپلی کیشنز کی کارکردگی کو بہتر بنانے کی خصوصیت کو بند، کی اجازت دیتا ہے کی کارکردگی بہت بہتر ہو، خاص طور پر، سرایت وژن اور تصویر پروسیسنگ یلگوردمز کے لئے بہت مؤثر ہے.
کامیابی اعلی کارکردگی تصویر پروسیسنگ حل کرنے کے لئے ایک اپنی مرضی کے مطابق سیل بلاک کے ساتھ ایک بار (Yolo کی) ایک عصبی نیٹ ورک کو استعمال کرتے ہوئے جو آپ کی نظر کو حاصل کرنے میں ایک اچھی مثال، سب سے زیادہ اعلی درجے کی، اصل وقت اعتراض کا پتہ لگانے الگورتھم، بہت ہی اچھا ہے طریقہ کار کے ابتدائی مرحلے کے دوران بہت، الگورتھم کی کارکردگی میٹرکس ضارب کی ایک بڑی تعداد پر منحصر ہے کو بہتر بناتا ہے جبکہ FPGA نفاذ، ان میں ایک ڈی ایس پی اور ایک میٹرکس ضارب RAM ماڈیول کے استعمال کی ضرورت ہوتی ہے تعمیر کیا جاتا ہے؛ Yolo کی سب سے زیادہ ڈی ایس پی اور رام ماڈیول کے درمیان درکار اچھی ترتیب، اور ایک عام FPGA صف ڈھانچے مسئلہ میل نہیں کرے گا میں پایا. مثلا، FPGA صف ڈھانچے فراہم کر سکتے ہیں ایک 18 × 27 ضرب / یونٹ بلاک اور 32 × 128 ڈی ایس پی رام سیل کا ایک بلاک، لیکن اس وقت جمع 48 × 1024 میں ایک ڈی ایس پی اور ایک RAM ماڈیول ترتیب، استعمال کے نتیجے چپ علاقے کی اپنی مرضی کے مطابق سب سے بہترین موبائل بلاکس بنانے کی طرف RAM Speedcore صف ڈھانچے کم ہو جائے گا 16 × 8 ڈی ایس پی یونٹ بلاک کے ساتھ سب سے بہترین حل ہو سکتا ہے 40٪، ایک ہی فعالیت حاصل کرنے اور نظام کی کارکردگی کے ایک اعلی سطح حاصل کر سکتے ہیں.
دو اضافی نظام کی سطح فوائد فراہم کی FPGA صف ڈھانچے SOC میں سرایت کر رہا ہے:
کم طاقت کی کھپت - کرمادیش I / بجلی کی کل کھپت کا اے سرکٹ آزاد FPGA چپ نصف، اور ایک eFPGA ماڈیولز کو مکمل طور پر بڑے کرمادیش I / O بفر بغیر ماسٹر SOC کے دیگر اندرونی سرکٹ، سے براہ راست منسلک کیا جا سکتا ہے .
لوئر نظام کی لاگت - eFPGA صرف مخصوص افعال، eFPGA سائز مساوی آزاد FPGA چپ کے مقابلے میں بہت چھوٹا مرنے کے بعد، یہ اب کوئی ضروری ہے کیونکہ eFPGA کرمادیش I / O buffers اور انٹرفیس منطق غیر ضروری.
اور انتہائی کم ولمبتا اصل وقت پروسیسنگ کے ذریعے، مؤثر قول کے 360 ° میدان کی بنیاد پر نقطہ نظر کے نظام کو حاصل کر سکتے ہیں، Speedcore eFPGA حسب یونٹ SOC ساتھ مل کر میں ایک ہی ماسٹر CPU کے ساتھ ایک بلاک ہونے، جیسے ہدف کا پتہ لگانے کے خاص افعال، کے حصول کے لئے بہت موزوں ہے اور تصویر شناس، اخترتی اور مسخ اصلاح، اور آخر میں ایک دوسرے کے ساتھ آخری تصویر ایک قدرتی کورس سلی. FPGA صف ڈھانچے SOC میں سرایت ہے VDSM نظام انضمام دور ہے.