บทนำ: 11 เมษายน 2018 กระทรวงอุตสาหกรรมและเทคโนโลยีสารสนเทศของกระทรวงรักษาความปลอดภัยสาธารณะและกระทรวงคมนาคมร่วมกันออก "ในการออกของ" เครือข่ายอัจฉริยะเชื่อมโยงการบริหารจัดการการทดสอบรถถนน (Trial) "ใน" สำหรับเครือข่ายอัจฉริยะของจีนอัตโนมัติเชื่อมโยงถนน การทดสอบนี้ให้พื้นฐานทางกฎหมายที่เกี่ยวข้องทั้งสามกระทรวงยังได้เสนอเงื่อนไขที่เข้มงวดหลายอย่างในขณะที่ให้คุณสมบัติของเครือข่ายอัจฉริยะ
ซึ่งในวรรค (ง) ของมาตราปกเกล้าเจ้าอยู่หัวของบทที่สองจุด 'ร่างกายทดสอบขับทดสอบและทดสอบรถ' สามความต้องการของกระทรวง: บันทึกรัฐยานพาหนะ, การจัดเก็บและการตรวจสอบออนไลน์กลับเวลาจริงต่อไปนี้เป็นครั้งแรก , 2, 3 ขอมูลและบันทึกขอมูลตอไปนี้โดยอัตโนมัติอยางนอย 90 วินาทีกอนเกิดเหตุการ ณ หรือความผิดพลาดเกิดขึ้นเวลาในการจัดเก็บขอมูลไมนอยกวา 3 ป:
1. โหมดการควบคุมยานพาหนะ; ตำแหน่ง 2. ยานพาหนะ 3. ความเร็วของยานพาหนะของรัฐเร่งความเร็วของการเคลื่อนไหว 4. สภาพแวดล้อมการรับรู้และการตอบสนองสถานะ; แสงรถสัญญาณสถานะเวลาจริงกรณีรถภายนอก 360 ของจอภาพวิดีโอ 7 วิดีโอและเสียงการทดสอบการตรวจสอบยานพาหนะไดรเวอร์และสะท้อนให้เห็นถึงสถานะปฏิสัมพันธ์การเรียนการสอนการควบคุมระยะไกล (ถ้ามี) ยานพาหนะที่ได้รับ; สภาพความผิดคัน (ถ้ามี)
มันสามารถเห็นได้ในนอกเหนือไปจากเงื่อนไขข้างนอกจำนวนของความต้องการการทำงานในสาขาที่เกี่ยวข้องจะส่งเสริมจำนวนของการสื่อสารยุคหน้าการตรวจสอบการควบคุมและเทคโนโลยีการจัดเก็บข้อมูลการพัฒนาเครือข่ายอัจฉริยะเชื่อมโยงรถยนต์สำหรับการทดสอบถนนสำหรับการเชื่อมโยงเครือข่ายอัจฉริยะ การพัฒนา SoCs ในยานยนต์เป็นโอกาสทางการตลาดใหม่ ๆ
ฝังตัว FPGA (eFPGA) จะมีบทบาทสำคัญในการชิปประเภทนี้. เพื่อตอบสนองด้านนอกของรถตามที่กล่าวไว้ในข้อที่หกของการเข้าซื้อกิจการและการประมวลผลแบบ 360 องศาข้อมูลการเฝ้าระวังวิดีโอโดยใช้ eFPGA การออกแบบที่เกี่ยวข้องกับชิปฟังก์ชั่นมีข้อดีที่เห็นได้ชัด เป็นเวลาเดียวกันให้ชิป FPGA อิสระและผลิตภัณฑ์ของ บริษัท eFPGA IP, Achronix สามารถช่วยให้นักออกแบบ SoC รถสมาร์ทในการพัฒนาและฟังก์ชั่นที่เกี่ยวข้องกับการแก้ปัญหาบนชิป FPGA และหลังจากการใช้งานชุดการเข้าสู่ตลาดโดยไม่มีการเปลี่ยนแปลงอย่างมีนัยสำคัญการออกแบบทันทีออกแบบการโยกย้าย ไปที่ SoC ที่ติดตั้ง eFPGA
วิธีการเกี่ยวกับการสนับสนุน eFPGA ฟิลด์ 360 องศาของภาพมุมมองการออกแบบระบบฝังตัวโปรดอ่าน Alok Sanghavi ของ Achronix Semiconductor ผู้จัดการฝ่ายการตลาดผลิตภัณฑ์อาวุโสสำหรับบทความที่มีชื่อว่า 'The eFPGA ฟิลด์ 360 องศาของมุมมองสำหรับระบบฝังตัววิสัยทัศน์'
EFPGA นำไปใช้สนามในมุมมอง 360 องศาฝังระบบการมองเห็น
ผู้แต่ง: Alok Sanghavi, Achronix Semiconductor ผู้จัดการฝ่ายการตลาดผลิตภัณฑ์อาวุโส
ฝังตัว 360 °ภาพสนามของมุมมองกับส่วนใหญ่ของระบบกล้องความละเอียดสูงได้เข้ากับความหลากหลายของการใช้งานเช่นฟิวชั่นยานยนต์เซ็นเซอร์, กล้องวงจรปิด, การตรวจจับเป้าหมายและการวิเคราะห์การเคลื่อนไหว. ในระบบดังกล่าวส่วนใหญ่ของกล้องจริง วิดีโอสตรีม (ไม่เกิน 6) จะถูกนำมารวมกันต่อกรอบพื้นฐานการบิดเบือนและการแก้ไขภาพสิ่งประดิษฐ์อื่น ๆ การสัมผัสและการปรับสมดุลสีขาวและแบบไดนามิกแต่งงานในมุมมองแบบพาโนรามา 360 °ถึง 4K ความละเอียดและกรอบอัตรา 60 เฟรมต่อวินาที เอาท์พุทฉายลงบนพื้นที่ผิวทรงกลม
ที่ใช้ในปัจจุบันสำหรับการใช้งานดังกล่าวมีความละเอียดสูงเลนส์ปลาตามักจะมีข้อมูลมุมกว้างของมุมมอง (FOV) มองไปรอบ ๆ อย่างใดอย่างหนึ่งของระบบกล้องคอขวดที่ใหญ่ที่สุดคือ: เวลาจริงหรือจากหน่วยความจำภายนอกในการจัดเก็บ / การอ่านและการเข้าถึงหลายปัจจัยการผลิตกล้อง ข้อมูลที่มีการประมวลผลแล้วเป็นกรอบเดียว. ฮาร์ดแวร์จะต้องล่าช้าภายในหนึ่งกรอบการประมวลผลการป้อนข้อมูลจะเสร็จสมบูรณ์ในระยะระหว่างกล้องและเข้ามาแต่งงานเซ็นเซอร์ดิบวิดีโอออกข้อมูล
แพลตฟอร์มคอมพิวเตอร์ที่มีประสิทธิภาพสูงกับซีพียูที่ได้รับไปสู่การใช้ FPGA ประสานงานกับทิศทางเพื่อให้การเร่งฮาร์ดแวร์เฉพาะสำหรับแบบ real-time งานการประมวลผลภาพ. การกำหนดค่านี้จะช่วยให้ CPU ที่จะมุ่งเน้นโดยเฉพาะอย่างยิ่งกลไกที่ซับซ้อนที่พวกเขาได้อย่างรวดเร็วสามารถสลับไปมาระหว่างกระทู้และบริบท และงานที่ได้รับมอบหมายให้ทำซ้ำ FPGA ที่จะทำหน้าที่เป็นตัวเร่งฮาร์ดแวร์เครื่องมือ / ประมวลผลร่วม / ขนกำหนดค่าแม้ว่า FPGA และ CPU ที่ใช้เป็นอุปกรณ์ที่ไม่ต่อเนื่องนอกจากนี้ยังสามารถเพิ่มประสิทธิภาพโดยรวมของระบบตั้งแต่เทคนิคเหล่านี้ไม่ได้มีความขัดแย้ง แต่ชอบใส่ถุงมือในมือของคุณ
ยกตัวอย่างเช่นภาพที่ได้จากเลนส์ Fisheye ประสบจากการบิดเบือนอย่างรุนแรง, การดำเนินการประกบจึงขึ้นอยู่กับรุ่นกล้องวิดีโอหลายสูงคำนวณมากงานเหตุผลก็คือการดำเนินงานจุดพิกเซล. นี้ต้องใช้จำนวนมากของการเย็บภาพเวลาจริง และสถาปัตยกรรมการประมวลผลแบบขนานสูง. แต่รุ่นนี้ต่อไปของการใช้งานเกิน FPGA ยังคงสามารถที่จะปฏิบัติตามผลการดำเนินงานที่ประสบความสำเร็จส่วนใหญ่เนื่องจากการส่งข้อมูลชิปล่าช้า. นี้ในทางกลับกันจะส่งผลกระทบต่อศักยภาพโดยรวมของระบบ, ความเร็วและประสิทธิภาพการทำงานผ่าน .
ใน SoC สามารถเพิ่มร่วมกับทรัพย์สินทางปัญญาที่ฝังตัว CPU eFPGA เซมิคอนดักเตอร์ (IP). เมื่อเทียบกับชิป FPGA และ CPU โซลูชั่นอิสระโครงสร้างที่ฝังตัว FPGA อาร์เรย์มีข้อได้เปรียบที่ไม่ซ้ำกันที่ได้เปรียบหลักอยู่ในประสิทธิภาพที่เพิ่มขึ้นก. eFPGA กว้างอาจจะเชื่อมต่อกันด้วยอินเตอร์เฟซแบบขนานโดยตรงกับ ASIC (ไม่ I / O บัฟเฟอร์) ให้ผ่านการปรับปรุงอย่างมีนัยสำคัญแอบแฝงและตัวเลขหลักเดียวในการนับรอบนาฬิกาของ latency ต่ำการประมวลผลภาพแบบ real-time เป็นกระบวนการที่ซับซ้อน กุญแจสำคัญเช่นการแก้ไขความผิดเพี้ยนของเลนส์ Fisheye เป็นเช่นกระบวนการ
ใช้ Speedcore eFPGA IP ลูกค้าอาจกำหนดตรรกะหน่วยความจำและความต้องการทรัพยากร DSP ของมันแล้ว Achronix สามารถกำหนดค่า IP เพื่อตอบสนองความต้องการของพวกเขา. ตารางการค้นหา (LUTs) เซลล์บล็อก RAM และหน่วย DSP64 บล็อกอาจจะรวมเช่นการสร้างบล็อกของ สร้างโครงสร้างโปรแกรมที่ดีที่สุดสำหรับแอพพลิเคชันใดก็ตาม
นอกเหนือจากตรรกะมาตรฐานหน่วยความจำแบบฝังและโมดูลหน่วย DSP ลูกค้าสามารถกำหนดบล็อคฟังก์ชันของตนเองได้ในโครงสร้าง eFPGA ของ Speedcore โดยการเพิ่มบล็อคฟังก์ชันที่กำหนดเองเหล่านี้พร้อมกับกลุ่มการสร้างแบบดั้งเดิมลงในโครงสร้างอาร์เรย์ตรรกะคุณสามารถเพิ่มการเพิ่มประสิทธิภาพได้ คุณลักษณะเพื่อลดพื้นที่และปรับปรุงประสิทธิภาพของแอ็พพลิเคชันเป้าหมายสามารถช่วยปรับปรุงประสิทธิภาพของ eFPGA โดยเฉพาะอย่างยิ่งสำหรับวิชันซิสเต็มและอัลกอริธึมการประมวลผลภาพ
การใช้บล็อกเซลล์ที่กำหนดเองเพื่อแก้ปัญหาการประมวลผลภาพประสิทธิภาพสูงเป็นตัวอย่างที่ดีคุณสามารถมองเพียงครั้งเดียว (YOLO) อัลกอริธึมการตรวจหาวัตถุแบบเรียลไทม์ที่ใช้เครือข่ายประสาทเทียมแบบนี้เป็นสิ่งที่ยอดเยี่ยม วิธีการเริ่มแรกมีการปรับปรุงสมรรถนะมากขึ้นอัลกอริทึมต้องอาศัยตัวคูณเมทริกซ์เป็นจำนวนมากและเมื่อใช้กับ FPGA ตัวคูณเมทริกซ์เหล่านี้จะต้องสร้างโดยใช้โมดูล DSP และ RAM YOLO ต้องใช้โมดูล DSP และ RAM มากที่สุด การกำหนดค่าที่ดีมีปัญหากับการไม่ตรงกันที่พบในโครงสร้างอาร์เรย์ FPGA ทั่วไปตัวอย่างเช่นโครงสร้างอาร์เรย์ของ FPGA อาจมีหน่วยคูณ / สะสมหน่วย 18 × 27 27 หน่วยและบล็อกหน่วยความจำ 32 × 128 DSP, อาจจะเป็นทางออกที่ดีที่สุดกับหน่วยบล็อก 16 × 8 × 48 DSP 1024 แรมโดยการสร้างที่กำหนดเองที่ดีที่สุดบล็อกมือถือของ DSP และการกำหนดค่าโมดูล RAM, พื้นที่ชิปส่งผลให้ใช้ Speedcore โครงสร้างอาร์เรย์จะลดลง 40% เพื่อให้ได้ฟังก์ชั่นเดียวกันและบรรลุผลการปฏิบัติงานของระบบในระดับที่สูงขึ้น
การฝังโครงสร้างอาร์เรย์ FPGA ใน SoC มีประโยชน์เพิ่มเติมสองระดับ:
ใช้พลังงานต่ำ - ตั้งโปรแกรม I / O วงจรอิสระครึ่งชิป FPGA ของการใช้พลังงานทั้งหมดและโมดูล eFPGA อาจจะเชื่อมต่อโดยตรงกับวงจรภายในอื่น ๆ ของ SoC ต้นแบบที่สมบูรณ์โดยไม่ต้องฉัน O บัฟเฟอร์ขนาดใหญ่ตั้งโปรแกรม / .
ค่าใช้จ่ายในระบบลดลง - ตั้งแต่ eFPGA ฟังก์ชั่นเฉพาะที่เฉพาะเจาะจง eFPGA ตายขนาดเล็กกว่าเทียบเท่าชิป FPGA อิสระนี้ไม่จำเป็นอีกต่อไปเพราะ eFPGA ตั้งโปรแกรม I / O บัฟเฟอร์และอินเตอร์เฟซตรรกะที่ไม่จำเป็น
ด้วยความสามารถในการประมวลผลแบบเรียลไทม์ต่ำและเรียลไทม์ระบบวิชั่นสำหรับมุมมอง 360 องศาสามารถใช้งานได้อย่างมีประสิทธิภาพ Speedcore eFPGA พร้อมกับบล็อกที่กำหนดเองจะถูกใช้ร่วมกับ CPU ในโฮสต์เดียวกัน SoC ทำให้เหมาะสำหรับการใช้งานเฉพาะด้านเช่นการตรวจหาเป้าหมาย และการรับรู้ภาพบิดเบือนและบิดเบือนการแก้ไขและสุดท้าย splicing กันภาพสุดท้ายฝังตัวอยู่ในโครงสร้างอาร์เรย์ SoC FPGA เป็นกระบวนการพัฒนาธรรมชาติของการรวมระบบยุค submicron ลึกพิเศษ